5nm，7nm指的是電路之間的空隙大小。同樣尺寸的晶片，空隙小就能容納倍增的電路 ，同樣耗電，功能倍增。同樣數量的電路，採用低一級的製程，晶片可不止大一倍。是要大平方倍。7nm是7a平方，49平方a，14nm製程就要14a平方，156平方a，大了四倍

其實CPU真的足夠用了，但宣傳害死人，你說你能造14nm，我能造10nm，功耗還比你小，價格還差不多，使用者在選擇的時候，肯定選10nm的，和你平時買東西一樣，一個商家的產品有十個優點，但另外一個商家有二十個，價格還一樣，你怎麼都不會選擇前者。

可能是5nm比7nm晶片耗電更低，手機待機時間更長。要不是這樣，nm晶片電路刻蝕空間接近極限有何意義？其實手機使用14nm晶片足夠用了，只不過商家千方百計更新換代，以便促使、吸引消費者不停購買創新產品，這樣就能賺取更多利潤。

差別在於，同等體積下，5nm晶片對7nm晶片多出百萬千萬個電晶體，計算處理能為數量級提升。比如吃雞遊戲，用5nm麒麟10000手機和用10nm麒麟970手機一個感覺嗎？

7-5=2，5x7=35,35/5=7。在相同面積下，如35，7奈米可以放5個元器件，而5奈米可以放7個。看著不多就差兩個。而晶元體的面積是10cm x10cm 。晶片相同，工藝不同，5奈米比7奈米加工出多近30%的晶片。實際實際生產成本降低30%。這都是理論上的，實際上可能有誤差。如果相同的產品，成本差超過20%的話，成本高的肯定淘汰。看似差2，實際上天壤之別啊！

從目前產品效果來看，5nm和7nm之間功能沒什麼不同，反倒是5nm的價格成倍提升。所謂體徵尺寸越小越強大，很大程度上是媒體炒作造成的錯覺。矽基微電子產品受限於材料本身，類似FinFet的產品功能上都差不多。除非在材料上有重大改進，比如soi或者碳基，否則不會有大的進步。

技術需要進步，停止不進不是自然規律，當挖掘到極致，真走不動了到了2奈米，科學家就會迫切研究下其他替代品，如光處理器

首先小了，同樣的電路一個晶圓可以做更多了核心更加省電，同樣的核心可以做更多的電路實現更多的功能實現更高的效能！

你的問題很好，問到關鍵點了。

已經足夠用。無論5G手機，還是其它用途，完全可以滿足需要。最為典型的就是北斗衛星晶片24奈米都沒有問題。金融系統，工業系統亦如此。所以，美國的制裁，對軍工，工業，金融網路教學等等沒有任何影響。

輕薄化手機。主要是手機需要最輕最薄而且功能強大，用途廣泛。所以，特朗普扼殺的是華為高階晶片，其實對華為的5G基站都沒有任何影響。

中科院開始發力。中科院院長召開新聞釋出會，表示著力研發光刻機，高階晶片等等掐脖子專案。舉國體制➕企業積極參與的新一輪科研浪潮已經揚帆起航，我們拭目以待吧！

你要這樣想，我們前幾年用28nm的手機晶片，手機效能已經很好了，用著用著就卡了，這不一定是晶片的問題，應該是應用各種升級造成的，中國的超級計算機用的晶片全部國產的，那不可能有5nm，蟬聯了幾年的世界冠軍，估計也就是多耗點電，佔點空間，當然精益求精是人類終極目標，我們還要努力。

肯定是越小越精細越好了！你想象看最早的電腦三層樓那麼高 執行速度還沒有現在巴掌大手機的的萬分之一！每一次技術升級都是對效能提升 功耗降低 體積更小 這樣才能進步 這是進步的趨勢！

手機經歷了大--小--大--小---大---更大---最大，這樣的歷程，相信晶片也會這樣的，小到一定程度就會再做大

這個距離是電晶體核心間隙，越小體積越小耗電越少。就類似1米5的人比2米2的人，計算能力一樣，但吃的少，佔地方小。

可以做大可沒什麼意義，多cpu並行已經比較成熟了。

我也有同感。

晶片做那麼小、那麼薄，卻要背一個大大的散熱器和風扇，水冷裝置就更大了。

不如把晶片做大點，就不用太糾結少那麼幾個nm了。

當然有差別了。晶片製程提升是很有意義的。晶片基礎邏輯單元是閘電路，晶片的閘電路數量和常常看到的晶片電晶體數量之間是線性關係，即一個閘電路由數個電晶體組成。製程從7nm提升到5nm的幾何效果是：單個閘電路佔用的面積減少了。因此製程提升能夠實現的技術效果是：

1. 整合度提高，即相同的面積上可以整合數量更多的閘電路或電晶體。或者如果電晶體數量不變，製造具有相同電晶體數量的晶片需要的面積減少。

2. 功耗降低。由於閘電路幾何面積減小，所以驅動一個閘電路需要的功耗也隨之降低。當然這需要首先解決面積縮減帶來的絕緣能力下降造成漏電上升問題才談得到。

3. 閘電路工作頻率提高，即晶片主頻提升。這是因為電路尺寸縮小後關斷閘電路中流通的電流的時間縮短了。

整合度提高產生的效果是：如果晶片的電晶體數量保持不變，同樣尺寸的晶圓可以生產出更多個這樣的晶片，使得晶片生產效率提高，晶片成本下降。或者倒過來，因為同樣的芯片面積可以容納更多的電晶體，實現更強的功能，但是單個晶片成本保持不變。

功耗降低即同樣電晶體數量晶片的耗電降低，晶片的散熱更容易解決，或者更強的晶片功耗不變。工作頻率提高就是晶片速度更快。

對晶片製程提升需求最迫切的是手機晶片，功能更強，速度更快，耗電更少，晶片更小，價格更低在手機這個供電功率嚴重受限，同時又追求高速和高處理能力的應用場景中是永遠的追求。

但是製程提升使得晶片生產線的建設成本指數式提高，比如7nm生產線需要100+億美元，5nm提高到250億，不是線性的。因此我認為，也許在達到矽基閘電路的極限（2nm或1nm？）之前，由於生產線投資急劇增加使得晶片成本劇增，更高製程帶來的收益可能就會被過高的晶片成本（分攤的生產線投資成本）抵消，加上漏電控制越來越困難，良品率難以達到可以接受的程度，可能讓進一步提升製程變得得不償失，那時候就是矽基晶片摩爾定律的現實層面的終結，儘管實際上可能還有提升空間。

我們一般說的晶片14nm、10nm、7nm、5nm，指的是晶片的製程工藝，也就是處理內CPU和GPU表面電晶體閘電路的尺寸。一般來說製程工藝先進，電晶體的體積就越小，那麼相同尺寸的晶片表面可以容納的電晶體數量就越多，效能也就越強。

比如蘋果A11處理器使用的是10nm製程工藝，CPU表面的電晶體數量是43億，到A12處理器升級為7nm製程工藝，電晶體數量就提升為69億個。到了A13雖然仍然是7nm製程工藝，但屬於第二代技術，電晶體數量增加至85億個。預計今年的A14處理器CPU表面電晶體的數量可以突破100億個。而蘋果處理器之所以很強，一個原因就是它的CPU和GPU面積比高通驍龍、華為麒麟的更大。不過由於蘋果的處理器沒有內建基帶，所以訊號質量也不如高通和華為的手機。

那麼可以不可以增加晶片的面積，用相對落後的工藝來實現較強的效能呢？理論上是可以的，但是晶片在實現效能的同時也必須考慮體積和功耗。10nm製程工藝的晶片要想達到7nm晶片相同的效能，面積可能要增加1/3。而智慧手機內部的空間是非常緊湊的，如果處理器體積變大了，那麼主機板、天線、散熱等零部件的位置都需要重新設計，從而帶來高昂的成本。

更重要的是，簡單的透過增加電晶體的方法來提升效能，一個最主要的問題就是功耗。因為在製程工藝不變的前提下增加芯片面積和電晶體數量，處理器的整體功耗勢必會明顯提升。這就會導致電池容量不變的前提下手機的續航時間縮短，只能增加電池容量來保證續航。另外，功耗的提升也會增加晶片的發熱，這就需要更大尺寸的散熱結構才能保證處理器不會過熱。

所以透過增加處理器體積的做法來提高手機的效能，結果必然會導致手機變厚變重。現在手機晶片都5nm了，電腦晶片仍然停留在14nm，就是因為手機需要在保證效能的同時穩定功耗，而電腦可以安裝大尺寸的散熱風扇，而且也有穩定的外部供電，使用不那麼先進的製程工藝也能獲得足夠的效能。相反手機如果要執行的更快，就只能透過更先進的製程工藝來提升處理器效能，並且控制功耗和發熱。只有這樣才能保證手機在擁有更強效能的同時，也擁有足夠的續航時間。

總而言之，手機的處理器體積都是有嚴格控制的，不能隨隨便便變大。但是一些擁有穩定電源且不用擔心功耗發熱的裝置，理論上是可以透過增加晶片體積來提高效能的。

有更好的當然好，沒有也死不了人，試問幾個人把手機功能全部用完了？除了打大型遊戲，一般情況下，14奈米的也基本夠用。再說美國製裁除了華為手機，其他基本沒有什麼影響，別整得我們國家好像都要因為制裁要垮了一樣。任美國鬼子跳神，我自巍然不動。反正我用華為手機，但我不噴那些不用國產手機的人。

差別就是處理速度，5nm晶片應該比7nm晶片處理速度提升20%左右，好比7nm開啟一個軟體的某個功能，處理速度是0.1秒，而5nm是0.08秒提升很多，但是效果基本是沒什麼變化的。因為0.02秒的時間差，人是基本察覺不到的。所以處理器的效能可以說已經完全足夠了。

處理器處理速度還要和網速協同運作。

現實生活中，除了手機，其他電子產品對處理器要求沒這麼高。

所以說，處理器高階只用於手機，目前需要做的不是提高處理器而是手機系統。

晶片隨著整合度增加，電晶體越來越多，之間的導線總長度越來越長，儘管電子是光速傳播，但也有一定的傳輸時間。這樣隨著整合度的增加，晶片尺寸反而需要減小。整合度增加一倍，尺寸需要縮小一倍。否則速度是上不去了。現在已經到了極限了。已經向多核並行發展了。5啊，7啊意義不大了。

在解答這個問題之前我們首先要知道晶片工藝的提升代表的是什麼。

如果我們用顯微鏡來觀察一枚晶片的話，晶片內部其實是由數十個甚至數百億個電晶體所構成，而一款CPU之所以能夠擁有運算能力和這些電晶體是息息相關的。

所以大家可以看到，每一代處理器的升級，晶片廠商都會著重的提到電晶體的數量，比如蘋果最新發布的A14處理器的電晶體數量就從A13的85億提升到了118億，這就是工藝提升所帶來的直接結果——電晶體數量的提升，而電晶體就是決定處理器綜合算力的決定性因素之一。

每一個電晶體最重要的結構就是閘電路，這些閘電路說白了就是一個又一個的電路開關，而透過開關的閉合和放開（對應程式語言的0和1），從而實現各種閘電路邏輯以處理不同的事件，常見的有與門、或門、非門、與非門、或非門、與或非門。

而目前我們常見到的所謂5nm，7nm等工藝說白了其實就是指每一個電晶體上閘電路的寬度，閘電路體積越小，電晶體的體積也就越小，單位體積內所能放下的電晶體數量也就越多，而工藝提升的本質就是降低閘電路的寬度 。

這麼說可能有些枯燥，為了方便大家理解，我們把CPU的效能表現比作是一家工廠的產能，把電晶體比作是一條完整的產線，每一條產線都擁有一模一樣的產能，把晶片的面積比作是工廠的佔地面積。

那麼在其他因素排除的情況下，這家公司所擁有的產線越多其產能肯定也就越高，但是這家工廠的面積是無法提升的，那麼如何在相同的廠房面積下放下更多的產線呢？答案就是降低產線的體積，而工藝提升的本質為了降低這些產線的體積而來。

而且工藝的提升所帶來的好處還遠不止如此。

當電晶體縮小之後，電晶體之間的電容也會降低，電晶體的開關頻率也得以提升，從而使整個晶片的工作頻率就上去了，所以每一次工藝升級都伴隨著處理器頻率的提升，如下圖所示，麒麟系列處理器的大核主頻一代比一代高。

除此之外，電晶體體積降低之後還能有效地降低電流再透過他們時的內阻，提升了核心的能效比從而降低了整體的功耗，反應到我們消費者實際體驗這方面就是晶片更省電而且發熱更低了。

所以晶片工藝的提升對於晶片總體實力的提升是非常巨大的，這一點也是毋庸置疑的。根據臺積電的資料來看，5nm工藝相比於7nm可以將電晶體密度增加20％，而在同樣密度和頻率下功耗可降低10％，提升也是比較明顯的。

那麼有人會問了，既然晶片的效能和電晶體的數量息息相關，那麼為什麼我們不能把晶片的面積做大呢？首先晶片做大確實有利於效能的提升，這是毫無疑問的，下圖最左側的就是當年民用領域面積最大的晶片——AMDThreadRipper 1950X，相比於其他晶片整整大了一大圈，效能當然也非常恐怖，但是價格也相當昂貴，當年的市售價格高達999美元（約合6750美元），效能強麼？確實強，但是並不實用。

你能想到的晶片廠商都能想到，晶片不能做大是有很多原因的。

首先是外部裝置體積限制，就拿大家最常見的手機來說，其體積最大也就只有7英寸左右，再大就不方便攜帶了，那麼在這種情況下晶片體積如果做得過大的勢必會影響手機的體積和厚度，其結果往往是得不償失的，大家思考一下，如果一款手機的尺寸和iPad差不多大你能接受麼？估計絕大多數人都無法接受。

其次還有成本的問題，CPU的體積越大，消耗的矽晶圓，每一片晶圓所能產出的成品晶片的數量就越小，浪費也就越大。而且CPU的面積越大，其出現問題的機率也就越多（和公司越大問題越多是一個道理）良品率就越低，那麼在這兩個因素的共同影響下，晶片的體積做的越大成本會指數級的增長，這些成本的提升最終都會轉嫁到消費者頭上，那麼你能接受麼？

最後還有就是延遲的問題，晶片的體積越大，電訊號傳遞的距離也就越遠，那麼在這種情況下一條指令從下達到處理器處理完成返回的事件就會非常長，這是物理性質所決定的，而且想要提高頻率必須要加大電壓，那麼晶片的功耗就會上升，最後的結果就是效能沒提升多少，功耗提了不少，得不償失。

end 希望可以幫到你