大體上就是7nm的單位面積電晶體數目更多，省電散熱要求低，應用於手機上比較合適，而14nm有足夠的散熱空間一般適用於像智慧電視與機頂盒又或者電腦的cpu

前言

很多人把晶片生產想象成了列印一張圖畫，那麼列印成A3大小還是列印成A4大小似乎和圖片設計者沒有關係，只需要更改印表機（即生產工藝）即可。其實這是選擇對比參照物的錯誤，如果要更能精確類比，晶片設計和生產更像是房屋設計和建造。

晶片更換製程之後會帶了新的問題

所謂流片就是先試生產一些晶片用於設計後的測試工作。就拿更換製程來說，更換製程後，因為晶片物理特性發生變化，發熱、電子遷移等現象會和之前不同。就像原來房子設計圖紙是200平米，現在縮小成100平米之後床縮小了，睡不了覺了。廁所縮小了，進不去人一樣。晶片發熱點更加聚集了，電路更近了，電子偏離現象更嚴重了。流片就是測試這一類的問題，並進行調整和改善。經常流片的花費都是幾億。

更換製程本身花費巨大不如同時做功能加強更划算

晶片製程變了，計算速度會得到進一步的提升，之前本來不存在瓶頸的地方會出現，而以前設計晶片時一些研發的新技術，新解決方案到改進製程時已經成熟。加上對於終端市場來說，新技術帶來的溢價效應（反過來說新技術的研發得不到應用，就無法分攤研發成本）這也是在升級製程過程中必須考慮的，畢竟對於晶片開發來說，落後就要捱打。

結尾

以前愚人節的時候出過一篇“科普文”，說的是用石墨烯做晶片，速度提高1000被我，能耗降低1000倍。做為電子發燒友的我無比興奮，想著人人拿著超級計算機效能相當的手機。結果被事實無情的打臉。後來認識到技術從來不是單個方面的進步而進步的，人類整體科技的提升往往都是多行業多學科共同進步的結合。再看到什麼突然出現某項技術單獨可以概念人類命運的時候，我都會拿起小手默默的點選舉報按鈕。

要考慮了，設計出來無法生產有什麼用，某種程度上說是臺積電卡脖子。要按照人家的標準來。

另外7nm還有很多優勢：

1. 單位面積上儲存空間更大；

2.整合度更高，封裝後面積更小，可節約空間給硬體設計和機構；

3.功耗更低，比如其他條件不變，電流透過1米的導線消耗的能量比透過2米的低；

4.更高的效能

5.更高的頻率

6.綜合成本應該低點，工藝成本可能提升了，但是其他方面成本降了

7.還有很多優勢，比較專業，沒太明白，比如紋理光柵等等。

其實幾乎沒有區別，大家不必跟風，都是奈米級別的，都很小，就這個意思，就像頭髮粗細有啥分別？都是頭髮，有時粗頭髮更好！

晶片體積越小，它的設計難度越大，對於設計者的要求也越高，尤其是晶片散熱方面體積太小，散熱就是最大問題。目前最小的是4奈米晶片。

我目前微電子研究生在讀，偏工藝方向的，其實設計主要考慮的效能方面，而14nm和7nm晶片能否實現主要是在工藝上是否能夠實現，而在工藝上能否實現，主要靠的是光刻機等裝置。順便普及一下14nm和7nm指的是什麼：

28nm以上晶片的元器件（MOSFET）

28nm以上晶片的元器件主要是MOSFET（金氧半導體場效應電晶體），MOSFET主要有source（S，源極），drain（D，漏極），gate（G，柵極），工作原理是，透過柵極施加電壓，從而能夠使得源極與漏極之間能夠導通，導通就可以工作，就能夠利用電子的電荷傳輸資訊，所以這個閾值電壓是源漏極之間能否導通的關鍵。28nm以上的器件用的下圖的結構，這個28nm是指溝道AB的距離。下圖是準二維的溝道

28nm以下晶片的元器件（FinFET）

28nm以下晶片的元器件主要是FinFET（鰭式場效應電晶體），其實這個FinFET也是屬於MOSFET，只不過是這個溝道是多個面的，這樣有效面積不變的情況下，可以將溝道之間的距離縮小到28nm以下，下圖的溝道（14nm或者7nm）是黃色的區域。

晶片設計的陣列

而晶片設計，主要是陣列設計器件效能，這陣列上的一個個點就是上面說的元器件。

晶片設計要考慮什麼。第一步，晶片設計首先要定好規格，提出功能和效能要求。第二步，設計晶片的細節，但規劃出晶片整體輪廓，再用硬體描述語言實現模組功能，形成程式碼。第三步，模擬測試檢驗程式碼的正確性，看是否能符合所有的規格要求。如果不符合，就要重新設計和編碼。到這一步，很多半導體企業已經走不下去了。第四步，對時鐘訊號、普通訊號，以及邏輯單元之間走線，分析訊號的完整性。實際過程比上述描述複雜得多。

晶片製程升級的技術難度。在體積不斷縮小的晶片裡要放十幾億個電晶體，並且要保持效能和功耗，需要技術支援、創新。製程從14nm到7nm，晶片速率、功耗、整合度要做出均衡。目前80%以上的晶片都是10nm以上製程，從14nm到7nm，跨越到10nm以下，越進一步，難度越大。7nm將是一個長期存在的製程，功耗、效能、面積、成本能獲得很好的平衡，再到5nm、3nm，平衡難度更大。晶片製程升級的投入增加。製程提高一點，設計代價非常大，往往是數倍增長。14nm晶片設計研發成本約1億美元，10nm晶片則是1.7億美元，7nm約3億美元，5nm就會超過5億美元。如果要達到3nm的複雜晶片，設計成本可能高達15億美元。所以，晶片設計者也是有門檻的，沒有雄厚的資金實力，就不用介入了。歡迎關注，批評指正。

目前晶片廠商有三類：IDM、Fabless、Foundry。

IDM（整合器件製造商）指 Intel、IBM、三星這種擁有自己的晶圓廠，集晶片設計、製造、封裝、測試、投向消費者市場五個環節的廠商，一般還擁有下游整機生產。

Fabless（無廠半導體公司）則是指有能力設計晶片架構，但本身無廠，需要找代工廠代為生產的廠商，知名的有 ARM、NVIDIA、高通、蘋果。

Foundry（代工廠）則指臺積電和 GlobalFoundries，擁有工藝技術代工生產別家設計的晶片的廠商。我們常見到三星有自己研發的獵戶座晶片，同時也會代工蘋果 A 系列和高通驍龍的晶片系列，而臺積電無自家晶片，主要接單替蘋果和華為代工生產。

製程

14nm、7nm 這些晶片製程工藝的具體數值是效能關鍵指標。製程工藝的每一次提升，帶來的都是效能的增強和功耗的降低。

驍龍 835 用上了的 10nm 製程， 在集成了超過 30 億個電晶體的情況下，體積比驍龍 820 還要小了 35%，整體功耗降低了 40%，效能卻大漲 27%。

這些數值怎麼計算出來的？

這需要從晶片的組成單位電晶體說起。得益於摩爾定律的預測，走到今天，比拇指還小的晶片裡集成了上億個電晶體。蘋果 A10 Fusion 晶片上，用的是臺積電 16nm 的製造工藝，集成了大約 33 億個電晶體。

而一個電晶體結構大致如下：

圖中的電晶體結構中，電流從 Source（源極）流入 Drain（漏級），Gate（柵極）相當於閘門，主要負責控制兩端源極和漏級的通斷。電流會損耗，而柵極的寬度則決定了電流透過時的損耗，表現出來就是手機常見的發熱和功耗，寬度越窄，功耗越低。而柵極的最小寬度（柵長），就是市場上常說到 XX nm 工藝中的數值。

對於晶片製造商而言，主要就要不斷升級技術，力求柵極寬度越窄越好。不過當寬度逼近 20nm 時，柵極對電流控制能力急劇下降，會出現 “電流洩露” 問題。這是因為為了在 CPU 上整合更多的電晶體，二氧化矽絕緣層會變得更薄，容易導致電流洩漏。

一方面，電流洩露將直接增加晶片的功耗，為電晶體帶來額外的發熱量；另一方面，電流洩露導致電路錯誤，訊號模糊。為了解決訊號模糊問題，晶片又不得不提高核心電壓，功耗增加，陷入死迴圈。

因此，漏電率如果不能降低，CPU 整體效能和功耗控制將十分不理想。

當電晶體的尺寸縮小到一定程度（業內認為小於 10nm）時會產生量子效應，這時電晶體的特性將很難控制，晶片的生產難度就會成倍增長。驍龍 835 用上了 10nm 的製程，製造成本相比 14nm 增加接近 5 成。大廠需要持續而巨大的資金投入是 10nm 晶片量產的必經之路。

FinFET

除了製程，還有工藝技術。

FinFET 是什麼？

業界主流晶片還停留在 20/22nm 工藝節點上的時候，Intel 就率先引入了 3D FinFET 這種技術。後來三星和臺積電在 14/16nm 節點上也大範圍用上了類似的 FinFET 技術。下面我們統稱為 FinFET。

FinFET（Fin Field-Effect Transistor）稱為鰭式場效應電晶體，是一種新的電晶體。具體一點就是把晶片內部平面的結構變成了 3D，把柵極形狀改制，增大接觸面積，減少柵極寬度的同時降低漏電率，而電晶體空間利用率大大增加。

因為優勢明顯，目前已經被大規模應用到手機晶片上。

經歷了 14/16nm 工藝節點後，FinFET 也歷經升級，但這種升級是存在瓶頸的。目前，大廠們正研究新的 FD-SOI（全耗盡絕緣體矽）工藝、矽光子技術、3D 堆疊技術等，斥資尋求技術突破，為日後 7nm、甚至 5nm 工藝領先佈局。

LPE/LPP/LPC/LPU 又是什麼？

在工藝分類上，晶片主要分兩大類：

HP（High Performance）：主打高效能應用範疇；LP（Low Power）：主打低功耗應用範疇。

滿足不同客戶需求，HP 內部再細分 HPL、HPC、HPC+、HP 和 HPM 五種。

HP 和 LP 之間最重要區別就在效能和漏電率上，HP 在主打效能，漏電率能夠控制在很低水平，晶片成本高；LP 則更適合中低端處理器使用，因為成本低。

所以，晶片除了在製程上尋求突破，工藝上也會逐步升級。

2014 年底，三星宣佈了世界首個 14nm FinFET 3D 電晶體進入量產，標誌著半導體電晶體進入 3D 時代。發展到今天，三星擁有了四代 14nm 工藝：

第一代是蘋果 A9 上面的 FinFET LPE（Low Power Early）

第二代則是用在獵戶座 8890、驍龍 820 和驍龍 625 上面的 FinFET LPP（Low Power Plus）

第三代是 FinFET LPC

第四代則是目前的 FinFET LPU。

至於 10nm 工藝，三星則更新到了第三代（LPE/LPP/LPC）。

英特爾的7nm工藝是基於極紫外光刻（EUV）的獨立的製程。在這一工藝的採用時間方面還是落後於臺積電和三星，為蘋果、華為等公司代工晶片的臺積電，在2018年就已率先量產7nm晶片，今年已是7nm投產的第三個年頭，更先進的5nm工藝也即將量產。臺積電的 5 納米制程 (N5) 已進入風險試產階段，其良率高達 50%，而且其月產能可達 8 萬片的規模。

首先從電路硬體設計與應用來說，我們在設計電路時選擇晶片主要考慮晶片的效能與價格、可靠性與外形封裝形式等幾個方面，對於晶片內部的製造則考慮的很少。

對於14nm（奈米）和7nm（奈米）是從晶片的製造工藝方面來說明的，對於兩者來說肯定是7nm（奈米）技術製造出來的晶片其效能更優越，在相同的面積中所整合的電晶體越多晶片的各種效能就越高，比如以處理器為例，用7nm（奈米）技術製作的CPU肯定比14nm（奈米）技術製作的CPU在電晶體數量方面、處理速度方面、功耗方面以及溫升等方面都會高出一個數量級。所以用7nm（奈米）製程製作的晶片在各個方面會全面“碾壓”14nm（奈米）製程的晶片。以上是用7nm（奈米）技術比14nm（奈米）技術從晶片的各種效能得到提升做出的對比。

另一方面14nm（奈米）和7nm（奈米）的晶片在設計方法和所用的技術上也是有區別的。在製作難度上肯定7nm（奈米）技術要比14nm（奈米）技術難度更大；在製作費用上兩者的差距也是有著很大區別的。比如晶片製造的核心裝置光刻機就是一個很大的投資，7nm（奈米）光刻機要比14nm（奈米）光刻機在價格上要貴出許多，再加上設計規則與技術的不同都會增加其成本。

必然需要考慮。

目前來說，對於晶片設計的人來說，效能不要重要的事情。如果在功耗、發熱和成本上實現晶片的效能最大化才是重點。

高通驍龍810在當年是一款當年很強的晶片，但是最大問題在於效能過搶，導致發熱太嚴重，如果發熱太嚴重，手機就會過熱而降頻，效能就會迅速下降。

同時，810效能過強，導致耗電過快，手機的續航就會下降。

納米制程越小，同等效能下就越省電，發熱也就越少。所以晶片設計者必須要納米制程。

納米制程是晶片效能的主要決定的工藝，首先如果提到7nm和14nm上面一般都是手機上提到的，而這裡面提到的是就是核心的製作工藝，一般很多童鞋看些文章裡為什麼看手機晶片的效能要從工藝裡面分析的呢？

其實也就是我們常說的製作工藝，是指在生產CPU過程中，積體電路的精細度，也就是說精度越高，生產工藝越先進。在同樣的材料中可以製造更多的電子元件，連線線也越細，精細度就越高，CPU的功耗也就越小。大家其實也都知道，微電子技術的發展與進步，主要是靠工藝技術的不斷改進，使得器件的特徵尺寸不斷縮小，從而整合度不斷提高，功耗降低，器件效能得到提高。

晶片製造行業其實算是一個新型行業，其發展得益於90年代的計算機革命，經過短短40年代的發展，比我們所熟知的第一次和第二次工業革命的發展都要迅速。從500nm迅速發展到現在的7nm，以及未來的5nm。而透過製造工藝的不管改進，內部可以整合更多的半導體，核心面積也會進一步減少，可以使新一代的晶片減少處理器的功耗，降低其發熱量，從而效能不但不會下降，反而會更加增強。成本不斷下降。使得以前作為奢侈品的電腦走進千家萬戶中。

所以現在的處理器效能，製造工藝、核心數、晶片架構等等都是重要的參考指數。

人類對技術的追求是永不滿足的，正如一個積極向上的人永遠不會滿足當下的生活。14nm和7nm在對於人類來說，這是一個非常小的尺度了，但是在晶片行業，14nm和7nm並不是晶片設計者心目中理想的值。因為在微觀領域，尺寸越小，對晶片效能，功耗等有著非常重大的意義。

1、對晶片設計者來說，晶片製程工藝越先進，晶片整體的效能和功耗表現也會更好

在電晶體晶體結構中，當電流從源極流向漏極時，計算機0和1將以單位工作，其中Gate對應柵極，主要負責控制雙極源和漏級，而一般公認的nm值表示最小Gabe寬度，它決定了晶體中的各種電流損耗。該值越高，所需時間自然越多，熱量越大，能耗越大。我們一直在說14nm和7nm技術其實就是晶片中電晶體格柵之間的距離。

大家都知道，手機的高溫已經大大影響了工作體驗。在遊戲中可能會因為系統頻率的降低而受到限制，從而導致遊戲效果不佳。因此，改進後的晶片技術對應的是在晶片中插入更多的電子元件，從而實現晶片的小型化。同時，處理器晶片的功耗更低，效能更高。

2、晶片奈米技術是指電晶體之間的距離，所以在同樣的芯片面積下，7奈米的電晶體會更多

14nm工藝技術的電晶體數量會比7nm工藝的少。電晶體越大，效能越快，體積越小，整合度越高，數量越多，基頻越快。門越小，門戶的自然功率就越小，因為電流透過的時間越短，自然速度就越快。因此，14nm晶片比7nm晶片更小。事實上，14nm晶片的面積與7nm晶片相比並不是很大，所以第一電晶體的數量更少，效能和功耗也會更小。14nm工藝技術要比7nm工藝技術簡單得多，而7nm工藝技術則比較複雜。技術越先進的晶片代表著整合度越高，封裝後的面積越小。這樣可以節省手機內部結構的空間。硬體設計和手機整體結構的最佳化。

半導體技術越先進，晶片內部的電晶體數量就越多。從14nm到7nm，由於電晶體尺寸的縮小，電晶體的固有寄生電容會更小。更小的電容意味著更高的工作頻率和更低的能源成本，並且可以在單位面積上插入其他電晶體來提高效能。因此，晶片設計正在向更好的製造工藝發展，以提高效率。

3、對晶片設計者來說，7nm工藝能夠有效減少晶片的生產成本

從晶體成本的角度來看，由於現在大多數工廠的代表都是使用300mm的晶圓，所以使用7nm技術可以提高（降低）同樣晶圓的成本。並提供更高的產品佔有率。如果用14nm達到同樣的效能水平，這個微電路的面積會更大，每個微電路都會被切割掉，成本會降低。如下圖所示，工藝越先進，同一面積的晶圓可以裁處更多的晶片，意味著晶片生產商能夠獲得更大的利潤。

7nm工藝製造的晶片在各方面都會完全超過14nm，效能會有所提高，從而提高使用這些晶片的器件的整體效能。從實際的角度來看，它們之間的差異可能微不足道，但就科學技術本身而言，需要不斷的研發，不斷的創新，不斷的突破過去，才能實現技術的進步。從經濟的角度來看，現在可能不需要開發和使用7NM技術，但如果在幾十年內開發和使用7NM技術，那麼也許7NM晶片會和幾百年前在工業機器上看到的一樣。

4、對晶片設計者來說，更先進的製程工藝是他們心中的追求

先進的工藝流程直接帶來了面積、功耗等好處，也就是說，積累電能的初衷是三星，英特爾多年來在先進工藝的研發上投入了大量資金。然而，越是先進的工藝，研發成本和帶來的效益越是驚人。所以，如果要採用先進工藝，就必須對供貨和利潤有足夠的信心，否則，對於晶片設計者來說，實在是太高了。

人類科技的進步是無止境的，再加上市場的需求，所以晶片生產也在向著更進一步的方向發展。目前，生產技術已經接近物理極限，傳統矽基半導體的發展已經接近尾聲。現階段，尋找新的替代材料，開發相關的製造工藝勢在必行!在此，也衷心希望我們國家的晶片行業發展能夠取得更大突破。

一款晶片從研發到最後的生產、封裝、測試、銷售要經歷眾多環節，其中較為重要的兩個環節，一個是晶片的研發，也可以稱為晶片的設計廠商；一個是晶片的生產，也可以稱為晶片的代工廠，比較典型的兩個代表公司，華為與臺積電之間的關係就是如此！晶片製造工藝水平一般是由晶片代工廠所決定，那麼，是不是意味著設計廠商只要研發出一套晶片，其他的便都可以交給晶片代工廠，生產出不同工藝製程的晶片，一勞永逸呢？

先來簡單談談晶片工藝製程的問題，否則不太好理解這個問題。通常我們所說的14nm、7nm、5nm工藝製程究竟指的是什麼呢？

晶片中最小的單元是電晶體，晶片工藝製程中的多少nm指的是下圖電晶體中Gate的最小寬度。晶片工藝製程先進，意味著Gate的寬度較小，同樣面積的晶片容納電晶體的數量也就越多。晶片工藝的升級，不僅會帶來效能的提升，還會降低晶片的整體功耗。

我們接著晶片工藝的問題繼續聊，無論是任何代工廠在生產晶片的過程中都無法確保所有電晶體不出現問題，同樣一批晶片完成成產之後，會對晶片整體效能進行測試，從而區分出不同等級的晶片，例如同一批次的i7、i5、i3處理器。晶片工藝製程越高，電晶體出現損壞的機率也會隨之提升，設計廠商需要根據實際的情況來完善晶片的冗餘架構裝置。當然，這僅僅是晶片設計的很小一個組成部分，具體需要更改和提升的方面還有很多。

隨著晶片工藝製程的提升，設計廠商能夠做的事情也越來越多，晶片的整合度逐步提升（毫無作為只能夠被同行所淘汰，設計廠商也不敢怠慢）。我們還是拿大家較為熟悉的華為麒麟處理器為例，之前僅僅是CPU、GPU的協同工作。隨著AI的不斷髮展，華為麒麟處理器中加入了NPU模組，AI效能跑分領先於同類手機廠商。5G手機剛剛推出的時候，大家基本上採用的是處理器加外掛5G基帶晶片的方式來實現5G網路通訊，麒麟990是華為首款集成了5G基帶晶片的處理器。

雖說晶片工藝製程得到了提升，晶片的效能與發熱量也會隨之改變，如果不同步更改設計將會存在很多的不確定性。即便重新進行了設計，設計廠商依然需要對晶片進行效能測試、壓力測試、功耗測試等，這裡便有了流片的概念（前不久有訊息透露，華為成功完成了下代5G基帶晶片的流片測試）。決定晶片發熱量的因素有很多，工藝製程僅僅是其中的一個方面。就拿最新的高通驍龍888這款處理器舉例說明，雖然使用的是5nm工藝製程，但是卻採用的鰭式場效應電晶體（FinFET），漏電流功耗導致高通驍龍888這款處理器再次成為了“火麒麟”，這些問題都將是晶片設計廠商應該想到的問題。

大家不要小看了晶片設計廠商的實力，是一個耗費人力、物力、財力相當巨大的行業。如果不是如此，小米的第二代澎湃處理器也不會難產，這一領域面臨的挑戰並不少，特別是來自外部的挑戰，好在越來越多的科技巨頭公司紛紛入局，阿里巴巴、百度都有各自的造芯計劃。

晶片設計靠了軟體設計，設計14/7奈米晶片差不多，但製造難度不同使用裝置不同，14奈米晶片使用28奈米光刻機工藝最佳化可以作14奈米晶片，7奈米晶片使用13.5光刻機可以生產製造出來，

知道摩爾定律嗎？差一代。

效能差至少一倍，功耗多至少一倍，大小就不用說了。

製程是單位面積電晶體數目，你可以想一下原本一個房間塞十個人，

現在要塞二十個，不可能那麼輕鬆的呀。