答：cmos電路簡介
CMOS電路是互補型金氧半導體電路(Complementary Metal-Oxide-Semiconductor)的英文字頭縮寫，它由絕緣場效應電晶體組成，由於只有一種載流子，因而是一種單極型電晶體積體電路，其基本結構是一個N溝道MOS管和一個P溝道MOS管，如下圖所示。
CMOS電路基本結構示意圖
cmos電路工作原理
cmos電路分析工作原理如下：
由於兩管柵極工作電壓極性相反，故將兩管柵極相連作為輸入端，兩個漏極相連作為輸出端，如圖1(a)所示，則兩管正好互為負載，處於互補工作狀態。
當輸入低電平(Vi=Vss)時，PMOS管導通，NMOS管截止，輸出高電平，如圖1(b)所示。
當輸入高電平（Vi=VDD）時，PMOS管截止，NMOS管導通，輸出為低電平，如圖1(c)所示。
兩管如單刀雙擲開關一樣交替工作，構成反相器。
主機板CMOS電路分析
一、主機板CMOS電路分析-主機板CMOS電路組成
1. CMOS電路由於要儲存CMOS儲存器中的資訊，在主機板斷電後，由一塊紐扣電池供電使CMOS電路正常工作，保證CMOS儲存器中的資訊不丟失。CMOS電路在得到不間斷的供電和外圍專用晶振提供的時鐘訊號後，將一直處於工作狀態，可隨時參與喚醒任務（即開機）。
2. CMOS電路主要由CMOS隨機儲存器．實時時鐘電路（包括振盪器．晶振、諧振電容 等）、跳線、南橋晶片、電池及供電電路等幾部分組成。
二、主機板CMOS電路分析-CMOS隨機儲存器
CMOS隨機儲存器的作用是儲存系統日期、時間、主機板上儲存器的容量、硬碟的型別和數目、顯示卡的型別，當前系統的硬體配置和使用者設定的某些引數等重要資訊，開機時由BIOS對系統自檢初始化後，將系統自檢到的配置與CMOS隨機儲存器中的引數進行比較，正確無誤後才啟動系統。
三、主機板CMOS電路分析-實時時鐘電路
1.實時時鐘電路的作用是產生32. 768kHz的正弦波形時鐘訊號，負責向CMOS電路和開機電路提供所需的時鐘訊號(CLK)。實時時鐘電路主要包括振盪器（整合在南橋中）、32.768kHz的晶振、諧振電容等元器件。
CMOS電路分析ESD保護結構的設計
大部分的ESD電流來自電路外部，因此ESD保護電路一般設計在PAD旁，I/O電路內部。典型的I/O電路由輸出驅動和輸入接收器兩部分組成。ESD 透過PAD匯入晶片內部，因此I/O裡所有與PAD直接相連的器件都需要建立與之平行的ESD低阻旁路，將ESD電流引入電壓線，再由電壓線分佈到晶片各個管腳，降低ESD的影響。具體到I/O電路，就是與PAD相連的輸出驅動和輸入接收器，必須保證在ESD發生時，形成與保護電路並行的低阻通路，旁路 ESD電流，且能立即有效地箝位保護電路電壓。而在這兩部分正常工作時，不影響電路的正常工作。
常用的ESD保護器件有電阻、二極體、雙極性電晶體、MOS管、可控矽等。由於MOS管與CMOS工藝相容性好，因此常採用MOS管構造保護電路。
CMOS工藝條件下的NMOS管有一個橫向寄生n-p-n(源極-p型襯底-漏極)電晶體，這個寄生的電晶體開啟時能吸收大量的電流。利用這一現象可在較小面積內設計出較高ESD耐壓值的保護電路，其中最典型的器件結構就是柵極接地NMOS(GGNMOS，GateGroundedNMOS)。
在正常工作情況下，NMOS橫向電晶體不會導通。當ESD發生時，漏極和襯底的耗盡區將發生雪崩，並伴隨著電子空穴對的產生。一部分產生的空穴被源極吸收，其餘的流過襯底。由於襯底電阻Rsub的存在，使襯底電壓提高。當襯底和源之間的PN接面正偏時，電子就從源發射進入襯底。這些電子在源漏之間電場的作用下，被加速，產生電子、空穴的碰撞電離，從而形成更多的電子空穴對，使流過n-p-n電晶體的電流不斷增加，最終使NMOS電晶體發生二次擊穿，此時的擊穿不再可逆，則NMOS管損壞。
為了進一步降低輸出驅動上NMOS在ESD時兩端的電壓，可在ESD保護器件與GGNMOS之間加一個電阻。這個電阻不能影響工作訊號，因此不能太大。畫版圖時通常採用多晶矽(poly)電阻。
只採用一級ESD保護，在大ESD電流時，電路內部的管子還是有可能被擊穿。GGNMOS導通，由於ESD電流很大，襯底和金屬連線上的電阻都不能忽略，此時GGNMOS並不能箝位住輸入接收端柵電壓，因為讓輸入接收端柵氧化矽層的電壓達到擊穿電壓的是GGNMOS與輸入接收端襯底間的IR壓降。為避免這種情況，可在輸入接收端附近加一個小尺寸GGNMOS進行二級ESD保護，用它來箝位輸入接收端柵電壓，如下圖所示。
常見ESD的保護結構和等效電路
答：cmos電路簡介
CMOS電路是互補型金氧半導體電路(Complementary Metal-Oxide-Semiconductor)的英文字頭縮寫，它由絕緣場效應電晶體組成，由於只有一種載流子，因而是一種單極型電晶體積體電路，其基本結構是一個N溝道MOS管和一個P溝道MOS管，如下圖所示。
CMOS電路基本結構示意圖
cmos電路工作原理
cmos電路分析工作原理如下：
由於兩管柵極工作電壓極性相反，故將兩管柵極相連作為輸入端，兩個漏極相連作為輸出端，如圖1(a)所示，則兩管正好互為負載，處於互補工作狀態。
當輸入低電平(Vi=Vss)時，PMOS管導通，NMOS管截止，輸出高電平，如圖1(b)所示。
當輸入高電平（Vi=VDD）時，PMOS管截止，NMOS管導通，輸出為低電平，如圖1(c)所示。
兩管如單刀雙擲開關一樣交替工作，構成反相器。
主機板CMOS電路分析
一、主機板CMOS電路分析-主機板CMOS電路組成
1. CMOS電路由於要儲存CMOS儲存器中的資訊，在主機板斷電後，由一塊紐扣電池供電使CMOS電路正常工作，保證CMOS儲存器中的資訊不丟失。CMOS電路在得到不間斷的供電和外圍專用晶振提供的時鐘訊號後，將一直處於工作狀態，可隨時參與喚醒任務（即開機）。
2. CMOS電路主要由CMOS隨機儲存器．實時時鐘電路（包括振盪器．晶振、諧振電容 等）、跳線、南橋晶片、電池及供電電路等幾部分組成。
二、主機板CMOS電路分析-CMOS隨機儲存器
CMOS隨機儲存器的作用是儲存系統日期、時間、主機板上儲存器的容量、硬碟的型別和數目、顯示卡的型別，當前系統的硬體配置和使用者設定的某些引數等重要資訊，開機時由BIOS對系統自檢初始化後，將系統自檢到的配置與CMOS隨機儲存器中的引數進行比較，正確無誤後才啟動系統。
三、主機板CMOS電路分析-實時時鐘電路
1.實時時鐘電路的作用是產生32. 768kHz的正弦波形時鐘訊號，負責向CMOS電路和開機電路提供所需的時鐘訊號(CLK)。實時時鐘電路主要包括振盪器（整合在南橋中）、32.768kHz的晶振、諧振電容等元器件。
CMOS電路分析ESD保護結構的設計
大部分的ESD電流來自電路外部，因此ESD保護電路一般設計在PAD旁，I/O電路內部。典型的I/O電路由輸出驅動和輸入接收器兩部分組成。ESD 透過PAD匯入晶片內部，因此I/O裡所有與PAD直接相連的器件都需要建立與之平行的ESD低阻旁路，將ESD電流引入電壓線，再由電壓線分佈到晶片各個管腳，降低ESD的影響。具體到I/O電路，就是與PAD相連的輸出驅動和輸入接收器，必須保證在ESD發生時，形成與保護電路並行的低阻通路，旁路 ESD電流，且能立即有效地箝位保護電路電壓。而在這兩部分正常工作時，不影響電路的正常工作。
常用的ESD保護器件有電阻、二極體、雙極性電晶體、MOS管、可控矽等。由於MOS管與CMOS工藝相容性好，因此常採用MOS管構造保護電路。
CMOS工藝條件下的NMOS管有一個橫向寄生n-p-n(源極-p型襯底-漏極)電晶體，這個寄生的電晶體開啟時能吸收大量的電流。利用這一現象可在較小面積內設計出較高ESD耐壓值的保護電路，其中最典型的器件結構就是柵極接地NMOS(GGNMOS，GateGroundedNMOS)。
在正常工作情況下，NMOS橫向電晶體不會導通。當ESD發生時，漏極和襯底的耗盡區將發生雪崩，並伴隨著電子空穴對的產生。一部分產生的空穴被源極吸收，其餘的流過襯底。由於襯底電阻Rsub的存在，使襯底電壓提高。當襯底和源之間的PN接面正偏時，電子就從源發射進入襯底。這些電子在源漏之間電場的作用下，被加速，產生電子、空穴的碰撞電離，從而形成更多的電子空穴對，使流過n-p-n電晶體的電流不斷增加，最終使NMOS電晶體發生二次擊穿，此時的擊穿不再可逆，則NMOS管損壞。
為了進一步降低輸出驅動上NMOS在ESD時兩端的電壓，可在ESD保護器件與GGNMOS之間加一個電阻。這個電阻不能影響工作訊號，因此不能太大。畫版圖時通常採用多晶矽(poly)電阻。
只採用一級ESD保護，在大ESD電流時，電路內部的管子還是有可能被擊穿。GGNMOS導通，由於ESD電流很大，襯底和金屬連線上的電阻都不能忽略，此時GGNMOS並不能箝位住輸入接收端柵電壓，因為讓輸入接收端柵氧化矽層的電壓達到擊穿電壓的是GGNMOS與輸入接收端襯底間的IR壓降。為避免這種情況，可在輸入接收端附近加一個小尺寸GGNMOS進行二級ESD保護，用它來箝位輸入接收端柵電壓，如下圖所示。
常見ESD的保護結構和等效電路