論文一定要說清楚，第一章背景，第二章原理(介紹演算法以及FPGA)，第三章就是演算法最佳化(如果演算法上有改進)，第四章介紹硬體設計及最佳化(整體架構設計，各模組的最佳化)，第五章就是實驗結果了，演算法上優化了什麼，和其他演算法有啥不同。然後就是硬體模擬結果，綜合佈局佈線後的資源以及功耗。最後就是和其他基於FPGA的邊緣檢測演算法加速的文章進行比較，還需要和CPU效能進行比較。

具體來說，通常EDA軟體對HDL程式碼的綜合能力總是比人差。對於一段程式碼，如果你不能想象出一個較直觀的硬體實現方法，那EDA軟體肯定也不行。比如說，加法器、多路選擇器是大家都很熟悉的電路，所以類似A+B-C，(A>B)?C:D這樣的運算一定可以綜合。而除法、開根、對數等等較複雜的運算，必須透過一定的演算法實現，沒有直觀簡單的實現方法，則可以判斷那些計算式是不能綜合的，必須按它們的演算法寫出更具體的程式碼才能實現。此外，硬體無法支援的行為描述，當然也不能被綜合(比如想在FPGA上實現DDR記憶體那樣的雙延觸發邏輯，程式碼很容易寫，但卻不能實現)。

不過，這樣的判斷標準非常主觀模糊，遇到具體情況還得按設計人員自己的經驗來判斷。如果要一個相對客觀的標準，一般來說：在RTL級的描述中，所有邏輯運算和加減法運算、以及他們的有限次組合，基本上是可綜合的，否則就有無法綜合的可能性。當然，這樣的標準仍然有缺陷，更況且EDA的技術也在不斷髮展，過去無法綜合的程式碼或許將來行，某些軟體不支援的程式碼換個軟體或許行。

邊緣檢測，核心是二維卷積運算，FPGA並不善於做這個工作，沒有IP核的情況下就得硬編邏輯了，我是老師我也會懷疑，一可能學生沒有把實現的關鍵邏輯講清楚；二是否實現了，也沒必要真得在FPGA上執行檢驗，EDA軟體可以邏輯模擬的，完全可以匯入灰度影象檢驗一下的，估計這學生也沒模擬自己的邏輯。

本科，這種題目有些扯，他們根本就不可能有FPGA開發系統。

碩士，這種問題問出來，老師還好意思招先學生，誤人子弟啊。

這不是黑金的現成程式碼麼，證明，好啊 模擬 原始碼 實在不行現場板子上電連攝像頭 接顯示器展示唄。老師是有多二能問出這麼沒水平的問題，想看是不是自己做的都不用問檢測演算法就問你個vga幾根線啊配置攝像頭的時候用的啥協議時序是啥就大機率把不是自己做的淘汰了。

我以前的畢設題目是基於OpenCV的元件定位檢測，感覺跟你的差不多感覺老師應該不會問這個問題，你可以在PPT上附上能凸顯出這是應用FPGA技術的相關圖片即可。