隨著智慧手機和其他互聯裝置的蓬勃發展，市場不斷追逐著尺寸更小、功能更強大的晶片，而對複雜的整合方案以及新型的元器件結構的需求也隨之增長。事實上，當前的先進晶片已經可以實現極小的器件結構，其關鍵尺寸（CD）僅約 50 個原子大小。

古希臘哲學家德謨克利特（公元前 460-370 年）是最早提出基本粒子概念的人，他稱這種粒子為“atomos”(原子)。他當年可能從未料到，有朝一日，某些器件會因尺寸極小且結構複雜而必須採用原子級工藝進行加工。

原子層刻蝕 (ALE) 是一種用於去除超薄材料層的工藝，多用於製造上述先進晶片。在本文中，我們將簡單回顧一下傳統等離子刻蝕技術，隨後探究原子層刻蝕的工作原理及其優勢。

等離子刻蝕基礎知識

等離子刻蝕是晶片製造的關鍵工藝之一。如你所想，刻蝕這一工藝的目的是選擇性地去除部分材料，以獲得期望的器件結構——就像是雕刻家創造雕塑一樣。

刻蝕工藝一般可分為兩類：導體刻蝕和電介質刻蝕，具體使用哪種工藝取決於要去除的材料的種類。導體刻蝕適宜於導電材料的塑形，而電介質刻蝕則被用於在絕緣材料上雕刻圖案。

無論採用導體刻蝕還是電介質刻蝕，通常都會使用掩模，在去除暴露區域材料的同時保護矽片上的部分割槽域。

正如其字面含義，等離子刻蝕工藝會用到等離子體——一種包含帶電粒子（離子）、自由基（中性粒子）和其他粒子的高能氣體。在很多刻蝕應用中，人們透過向某種含有高化學反應性元素（如氟）的氣體進行高頻放電來產生等離子體。

經過多年的研究，如今的複雜等離子刻蝕工藝能夠同時利用化學反應和物理過程去除多餘材料，而科學家們研發出的尖端技術能夠很好的控制這一工藝過程。

等離子刻蝕面臨的挑戰

近幾十年來，等離子刻蝕技術已取得了長足發展。利用等離子刻蝕技術，人們得以準確地雕刻器件結構，從而為電晶體尺寸的縮小以及效能的提升提供了保障。

但是，當前的先進晶片關鍵尺寸更小，有些還具有三維結構（如FinFETs和3D NAND），這無疑對當前的等離子刻蝕技術提出了挑戰。

均勻性一直是刻蝕工藝的一大考量。關鍵器件結構尺寸的允許工藝誤差一般約為其自身尺寸的10%。例如，寬度為 10nm 的電晶體柵極結構，其允許誤差僅為 1nm，相當於3至4個原子層。

隨著結構尺寸的不斷縮小，人們需要儘可能地降低由各種原因導致的工藝誤差。不同尺寸的結構在刻蝕中的速率差異是誤差產生的重要原因之一。這種深寬比相關刻蝕(ARDE)會導致高深寬比結構的刻蝕速率要比低深寬比結構的刻蝕速率低。

另一項挑戰則在於，刻蝕工藝需要在去除目標材料的同時，完好地保留下一層材料。

例如，一個薄膜堆疊由多層材料組成，我們可能只要去除最上面的那層（材料 1），而同時不能去除或損壞下層（材料 2）。材料 1 和材料 2 的刻蝕速率比稱為“選擇比”，很多刻蝕工藝都要求具有極高的選擇比。

第三項挑戰在於，當達到期望的深度之後，等離子體中的高能離子可能會導致矽片表面粗糙或底層損傷，這是需要極力避免的問題。對於最先進的晶片，工程師們需要對上述引數進行更嚴格的控制，以期獲得原子級高保真度。

原子層刻蝕（ALE）

原子層刻蝕（ALE）是一種能夠精密控制被去除的材料量的先進技術。實現這一技術的一大關鍵在於將刻蝕工藝分為兩個步驟：改性（步驟 A）和去除（步驟 B）。第一步對錶面層進行改性處理，使其在第二步中能夠被輕易去除。每次迴圈只去除薄薄一層材料，可重複迴圈直至達到期望的深度。

讓我們以矽片上的原子層刻蝕為例，對 ALE 的原理進行解釋。

首先，氯氣 (Cl2) 被匯入刻蝕腔，氯氣分子吸附於（或者被吸收入）矽材料的表面，形成一個氯化層。這一改性步驟具有“自限制性”：表面一旦飽和，反應立即停止。

接著，清除刻蝕腔中過量的氯氣，並引入氬離子 (Ar+)。這些離子轟擊矽片，物理性去除矽-氯反應後產生的氯化層，進而留下下層未經改性的矽表面。這種去除過程仍然是有自限制性的，因為一旦氯化層被全部去除後，該過程也將終止。

上述兩個步驟完成後，一層極薄的材料就能被精確地從矽片上去除。

原子層刻蝕(ALE)的優點

除了能提供精準刻蝕的光滑表面外，原子層刻蝕還有其他幾項優點。對於晶片製造而言，ALE 一項最重要的價值在於，這種技術能夠實現定向刻蝕（僅在一個方向上）或各向同性刻蝕（在所有方向上）。

如果改性或去除步驟中的任意一個是定向的，則 ALE 工藝也將是定向的。以上述矽片上的原子層刻蝕為例，雖然氯化（改性）步驟是各向同性的，但氬離子（去除）步驟是定向的，因此只去除了水平表面上的材料。如要實現各向同性刻蝕，則改性和去除步驟都必須為各向同性的。

ALE 的另一大優點在於，即使深寬比不同也可獲得等量刻蝕，這最大限度減少乃至消除了深寬比相關刻蝕效應 （ARDE）。

在傳統等離子刻蝕中，寬度不同的結構有可能呈現不同的刻蝕深度。這是因為在高深寬比（深且窄）的結構中，關鍵反應性粒子更難到達結構底部，進而導致刻蝕速率更慢。

與傳統等離子刻蝕相反，在原子層刻蝕中無論結構深寬比如何，每個迴圈只去除一層材料，而改性步驟和去除步驟都只在表面材料全都得到處理後才會停止，這種自限制性能夠使被加工的不同結構具有相同的刻蝕深度。

對 ALE 的需求日益增長

隨著器件尺寸的不斷縮小，晶片製造商需要持續提高製造工藝的精度，而可用於導體刻蝕和電介質刻蝕中的ALE工藝為整體工藝精度的提高提供瞭解決方案。

但值得注意的是，原子層刻蝕在晶片製造領域並沒有取代傳統等離子刻蝕工藝，而是多被應用於目標材料去除過程需要原子級精密控制的情況下。

例如，當今製造環節正在使用 ALE 來實現自對準接觸：定向刻蝕和高選擇比使接觸輪廓得到高度精準的加工，且避免了對鄰近間隔層的損傷。

ALE工藝能夠實現令人驚歎的原子級別的精準控制，它在不遠的將來或許能夠幫助我們實現當下全然無法想象的創新器件結構和新型的整合方案。

不知道你提問的具體意思，目前的製造分兩種，去材加工也就是各種轉床、車床、銑床等等；增材加工也就是3D列印。首先原子級的增材加工幾乎是不困難了，需要控制單個原子的工具或者儀器，要解決其中的各種力學問題；原子級的去猜加工相對容易，但是對原子一個一個地進行剝離，這加工速度也太酸爽了。

應用領域估計也就限定在生命科學領域了。