閂鎖效應是CMOS工藝所特有的寄生效應，嚴重會導致電路的失效，甚至燒燬晶片。閂鎖效應是由NMOS的有源區、P襯底、N阱、PMOS的有源區構成的n-p-n-p結構產生的，當其中一個三極體正偏時，就會構成正反饋形成閂鎖。避免閂鎖的方法就是要減小襯底和N阱的寄生電阻，使寄生的三極體不會處於正偏狀態。 靜電是一種看不見的破壞力，會對電子元器件產生影響。ESD 和相關的電壓瞬變都會引起閂鎖效應（latch-up）是半導體器件失效的主要原因之一。如果有一個強電場施加在器件結構中的氧化物薄膜上，則該氧化物薄膜就會因介質擊穿而損壞。很細的金屬化跡線會由於大電流而損壞，並會由於浪湧電流造成的過熱而形成開路。這就是所謂的“閂鎖效應”。在閂鎖情況下，器件在電源與地之間形成短路，造成大電流、EOS（電過載）和器件損壞。 MOS工藝含有許多內在的雙極型電晶體。在CMOS工藝下，阱與襯底結合會導致寄生的n-p-n-p結構。這些結構會導致VDD和VSS線的短路，從而通常會破壞晶片，或者引起系統錯誤。
例如，在n阱結構中，n-p-n-p結構是由NMOS的源，p襯底，n阱和PMOS的源構成的。當兩個雙極型電晶體之一前向偏置時（例如由於流經阱或襯底的電流引起），會引起另一個電晶體的基極電流增加。這個正反饋將不斷地引起電流增加，直到電路出故障，或者燒掉。
可以透過提供大量的阱和襯底接觸來避免閂鎖效應。閂鎖效應在早期的CMOS工藝中很重要。不過，現在已經不再是個問題了。在近些年，工藝的改進和設計的最佳化已經消除了閂鎖的危險。Latch up 的定義
閂鎖效應是CMOS工藝所特有的寄生效應，嚴重會導致電路的失效，甚至燒燬晶片。閂鎖效應是由NMOS的有源區、P襯底、N阱、PMOS的有源區構成的n-p-n-p結構產生的，當其中一個三極體正偏時，就會構成正反饋形成閂鎖。避免閂鎖的方法就是要減小襯底和N阱的寄生電阻，使寄生的三極體不會處於正偏狀態。 靜電是一種看不見的破壞力，會對電子元器件產生影響。ESD 和相關的電壓瞬變都會引起閂鎖效應（latch-up）是半導體器件失效的主要原因之一。如果有一個強電場施加在器件結構中的氧化物薄膜上，則該氧化物薄膜就會因介質擊穿而損壞。很細的金屬化跡線會由於大電流而損壞，並會由於浪湧電流造成的過熱而形成開路。這就是所謂的“閂鎖效應”。在閂鎖情況下，器件在電源與地之間形成短路，造成大電流、EOS（電過載）和器件損壞。 MOS工藝含有許多內在的雙極型電晶體。在CMOS工藝下，阱與襯底結合會導致寄生的n-p-n-p結構。這些結構會導致VDD和VSS線的短路，從而通常會破壞晶片，或者引起系統錯誤。
例如，在n阱結構中，n-p-n-p結構是由NMOS的源，p襯底，n阱和PMOS的源構成的。當兩個雙極型電晶體之一前向偏置時（例如由於流經阱或襯底的電流引起），會引起另一個電晶體的基極電流增加。這個正反饋將不斷地引起電流增加，直到電路出故障，或者燒掉。
可以透過提供大量的阱和襯底接觸來避免閂鎖效應。閂鎖效應在早期的CMOS工藝中很重要。不過，現在已經不再是個問題了。在近些年，工藝的改進和設計的最佳化已經消除了閂鎖的危險。Latch up 的定義