TTL門的輸入引腳可以懸空，懸空狀態的輸入相當於高電平輸入。CMOS輸入引腳不能懸空，應接高電平或0。兩種電路的沒用的輸出均可以懸空或連接合適的負載。根據閘電路的相關邏輯關係，對其輸出存在較大影響的輸入引腳應儘可能連線到穩定的電平上，大致可分為以下幾種情況：
1、TTL閘電路一般由晶體三極體電路構成。對於TTL電路多餘輸入端的處理，應採用以下方法：（1）TTL與門和與非閘電路：將多餘輸入端接高電平，即透過限流電阻與電源相連線；根據TTL閘電路的輸入特性可知，當外接電阻為大電阻時，其輸入電壓為高電平，這樣可以把多餘的輸入端懸空，此時輸入端相當於外接高電平；透過大電阻接地，這也相當於輸入端外接高電平；若TTL閘電路的工作速度不高，訊號源驅動能力較強，多餘輸入端也可與使用的輸入端並聯使用。（2）TTL或門、或非門：接低電平或者接地；由TTL輸入端的輸入伏安特性可知，當輸入端接小電阻時輸入端的電壓很小，相當於接低電平，所以可以透過接小電阻到地。
2、CMOS 閘電路一般是由MOS管構成，在使用CMOS閘電路時輸入端特別注意不能懸空（1）與門和與非閘電路：多餘輸入端應採用高電平，即可透過限流電阻接電源。 （2）或門、或非閘電路：多餘輸入端的處理方法應是將多餘輸入端接低電平，即透過限流電阻接地。MOS電路輸入引腳不能懸空，TTL電路需要慎重選擇大電阻原因如下：CMOS輸入若懸空，工作中可能會積聚電荷，使得輸入管腳電壓升高。當改電壓升高到一定值（約vcc/2)時，上下管會同時導通，大電流從VCC直接灌入GND，導致器件的損壞，所以很多CMOS器件的輸入管腳內都配置成弱上拉/弱下拉。COMS電路輸入端是場效電晶體，他的輸入阻抗相當大，如果輸入開路機會感應很高的電壓將管子擊穿。TTL電路內部是普通的PN接面做的，他的輸入阻抗較小，如串大電阻輸入訊號就不夠
TTL門的輸入引腳可以懸空，懸空狀態的輸入相當於高電平輸入。CMOS輸入引腳不能懸空，應接高電平或0。兩種電路的沒用的輸出均可以懸空或連接合適的負載。根據閘電路的相關邏輯關係，對其輸出存在較大影響的輸入引腳應儘可能連線到穩定的電平上，大致可分為以下幾種情況：
1、TTL閘電路一般由晶體三極體電路構成。對於TTL電路多餘輸入端的處理，應採用以下方法：（1）TTL與門和與非閘電路：將多餘輸入端接高電平，即透過限流電阻與電源相連線；根據TTL閘電路的輸入特性可知，當外接電阻為大電阻時，其輸入電壓為高電平，這樣可以把多餘的輸入端懸空，此時輸入端相當於外接高電平；透過大電阻接地，這也相當於輸入端外接高電平；若TTL閘電路的工作速度不高，訊號源驅動能力較強，多餘輸入端也可與使用的輸入端並聯使用。（2）TTL或門、或非門：接低電平或者接地；由TTL輸入端的輸入伏安特性可知，當輸入端接小電阻時輸入端的電壓很小，相當於接低電平，所以可以透過接小電阻到地。
2、CMOS 閘電路一般是由MOS管構成，在使用CMOS閘電路時輸入端特別注意不能懸空（1）與門和與非閘電路：多餘輸入端應採用高電平，即可透過限流電阻接電源。 （2）或門、或非閘電路：多餘輸入端的處理方法應是將多餘輸入端接低電平，即透過限流電阻接地。MOS電路輸入引腳不能懸空，TTL電路需要慎重選擇大電阻原因如下：CMOS輸入若懸空，工作中可能會積聚電荷，使得輸入管腳電壓升高。當改電壓升高到一定值（約vcc/2)時，上下管會同時導通，大電流從VCC直接灌入GND，導致器件的損壞，所以很多CMOS器件的輸入管腳內都配置成弱上拉/弱下拉。COMS電路輸入端是場效電晶體，他的輸入阻抗相當大，如果輸入開路機會感應很高的電壓將管子擊穿。TTL電路內部是普通的PN接面做的，他的輸入阻抗較小，如串大電阻輸入訊號就不夠