對於電源晶片工程師來說，ldo的時代真是good old days。那是一段只需要考慮芯中的寄生電阻的時光。而對於一個晶片，可能只有功率管上的寄生電阻值得重視，需要認真計算。不幸的是，現在我們到了開關電源的時代。你只設計ldo都不好意思跟別人打招呼。在這個時代中，寄生的東西——包括寄生電容，寄生電阻，寄生電感，都會不聲不響從背後捅你刀子。幸運的是：EDA工具確實可以提取電路中的寄生電感和寄生電阻。當你完成了設計，把你的電路轉化成為版圖以後，這個時候，導線的長度就固定了，導線與導線之間的over lap以及距離什麼的也就固定了。這個時候，軟體可以透過公式，算出它們之間的電容，以及它的電阻。然後你可以把提取出的網錶帶回電路再做模擬這樣子。不過現實生活中，這樣提取出來的網表會非常的複雜，模擬速度變得奇慢無比就是了…這也是我很少看到做開關電源的工程師做後仿的原因…雖然非常值得。在功率mos電阻低於二三十毫伏的時候，也有必要使用軟體計算導線引起的導通電阻，這個計算是靜態的，速度比較快。射頻設計由於頻率很高，因此晶片上的電感大小，以及電感的阻值大小會對效能有較大影響（影響諧振頻率以及q值），所以後仿是必須的。然而有些時候，某些寄生引數是版圖軟體沒有辦法提取的，比如封裝的wire線的電感。以及應用的時候evb走線電感。某些軟體能對封裝進行3d建模，計算wire電感。而對於evb電感的影響，很多時候只能希望客戶把evb設計得好一些。另外，寄生的東西不只是電感電容和電阻。在積體電路中，有時候我們並不是使用soi工藝，因此器件與器件之間用的是diode隔離。這樣，其實電路中存在寄生的三極體和二極體。這些寄生的器件，有一些基本上是無法提取的。比如substrate injection的時候，基本上沒有辦法精確得知哪個nwell會接受多少來自襯底的電流。再此謝謝@路由器 同學指出之前答案的不嚴謹，這種誠惶誠恐的感受push我又增加了一些內容。希望不要誤導大家，把各位帶溝裡。
對於電源晶片工程師來說，ldo的時代真是good old days。那是一段只需要考慮芯中的寄生電阻的時光。而對於一個晶片，可能只有功率管上的寄生電阻值得重視，需要認真計算。不幸的是，現在我們到了開關電源的時代。你只設計ldo都不好意思跟別人打招呼。在這個時代中，寄生的東西——包括寄生電容，寄生電阻，寄生電感，都會不聲不響從背後捅你刀子。幸運的是：EDA工具確實可以提取電路中的寄生電感和寄生電阻。當你完成了設計，把你的電路轉化成為版圖以後，這個時候，導線的長度就固定了，導線與導線之間的over lap以及距離什麼的也就固定了。這個時候，軟體可以透過公式，算出它們之間的電容，以及它的電阻。然後你可以把提取出的網錶帶回電路再做模擬這樣子。不過現實生活中，這樣提取出來的網表會非常的複雜，模擬速度變得奇慢無比就是了…這也是我很少看到做開關電源的工程師做後仿的原因…雖然非常值得。在功率mos電阻低於二三十毫伏的時候，也有必要使用軟體計算導線引起的導通電阻，這個計算是靜態的，速度比較快。射頻設計由於頻率很高，因此晶片上的電感大小，以及電感的阻值大小會對效能有較大影響（影響諧振頻率以及q值），所以後仿是必須的。然而有些時候，某些寄生引數是版圖軟體沒有辦法提取的，比如封裝的wire線的電感。以及應用的時候evb走線電感。某些軟體能對封裝進行3d建模，計算wire電感。而對於evb電感的影響，很多時候只能希望客戶把evb設計得好一些。另外，寄生的東西不只是電感電容和電阻。在積體電路中，有時候我們並不是使用soi工藝，因此器件與器件之間用的是diode隔離。這樣，其實電路中存在寄生的三極體和二極體。這些寄生的器件，有一些基本上是無法提取的。比如substrate injection的時候，基本上沒有辦法精確得知哪個nwell會接受多少來自襯底的電流。再此謝謝@路由器 同學指出之前答案的不嚴謹，這種誠惶誠恐的感受push我又增加了一些內容。希望不要誤導大家，把各位帶溝裡。