縮小納米制程的用意，就是縮小電晶體，就是可以在更小的晶片中塞入更多的電晶體，讓晶片不會因技術提升而變得更大；其次，可以增加處理器的運算效率；再者，減少體積也可以降低耗電量；最後，晶片體積縮小後，更容易塞入行動裝置中，滿足未來輕薄化的需求。
那麼電晶體是做什麼的呢？
電晶體是一種半導體器件，放大器或電控開關常用。電晶體是規範操作電腦，手機，和所有其他現代電子電路的基本構建塊。
由於其響應速度快，準確性高，電晶體可用於各種各樣的數字和模擬功能，包括放大，開關，穩壓，訊號調製和振盪器。電晶體可獨立包裝或在一個非常小的的區域，可容納一億或更多的電晶體積體電路的一部分。
下面我們來看看縮小電晶體如何提高晶片的效能。
電腦是以 0 和 1 作運算的，要如何以電晶體滿足這個目的呢？做法就是判斷電晶體是否有電流流通。當在 Gate 端(如圖所示)做電壓供給，電流就會從 Drain 端到 Source 端，如果沒有供給電壓，電流就不會流動，這樣就可以表示 1 和 0。
再回來探究納米制程是什麼，以 14 奈米為例，其製程是指在晶片中，線最小可以做到 14 奈米的尺寸。縮小電晶體的最主要目的就是為了要減少耗電量，然而要縮小哪個部分才能達到這個目的？就是縮小柵極長度，即source端和drain端之間的距離，藉由縮小柵極(gate的長度)，電流可以用更短的路徑從 Drain 端到 Source 端，從而提升效能。
不過，製程並不能無限制的縮小，當我們將電晶體縮小到 20 奈米左右時，就會遇到量子物理中的問題，讓電晶體有漏電的現象，抵銷縮小 L 時獲得的效益。作為改善方式，就是匯入 FinFET（Tri-Gate）這個概念，如右上圖。在 Intel 以前所做的解釋中，可以知道藉由匯入這個技術，能減少因物理現象所導致的漏電現象。
最後，則是為什麼會有人說各大廠進入 10 納米制程將面臨相當嚴峻的挑戰，主因是 1 顆原子的大小大約為 0.1 奈米，在 10 奈米的情況下，一條線只有不到 100 顆原子，在製作上相當困難，而且只要有一個原子的缺陷，像是在製作過程中有原子掉出或是有雜質，就會產生不知名的現象，影響產品的良率。
縮小納米制程的用意，就是縮小電晶體，就是可以在更小的晶片中塞入更多的電晶體，讓晶片不會因技術提升而變得更大；其次，可以增加處理器的運算效率；再者，減少體積也可以降低耗電量；最後，晶片體積縮小後，更容易塞入行動裝置中，滿足未來輕薄化的需求。
那麼電晶體是做什麼的呢？
電晶體是一種半導體器件，放大器或電控開關常用。電晶體是規範操作電腦，手機，和所有其他現代電子電路的基本構建塊。
由於其響應速度快，準確性高，電晶體可用於各種各樣的數字和模擬功能，包括放大，開關，穩壓，訊號調製和振盪器。電晶體可獨立包裝或在一個非常小的的區域，可容納一億或更多的電晶體積體電路的一部分。
下面我們來看看縮小電晶體如何提高晶片的效能。
電腦是以 0 和 1 作運算的，要如何以電晶體滿足這個目的呢？做法就是判斷電晶體是否有電流流通。當在 Gate 端(如圖所示)做電壓供給，電流就會從 Drain 端到 Source 端，如果沒有供給電壓，電流就不會流動，這樣就可以表示 1 和 0。
再回來探究納米制程是什麼，以 14 奈米為例，其製程是指在晶片中，線最小可以做到 14 奈米的尺寸。縮小電晶體的最主要目的就是為了要減少耗電量，然而要縮小哪個部分才能達到這個目的？就是縮小柵極長度，即source端和drain端之間的距離，藉由縮小柵極(gate的長度)，電流可以用更短的路徑從 Drain 端到 Source 端，從而提升效能。
不過，製程並不能無限制的縮小，當我們將電晶體縮小到 20 奈米左右時，就會遇到量子物理中的問題，讓電晶體有漏電的現象，抵銷縮小 L 時獲得的效益。作為改善方式，就是匯入 FinFET（Tri-Gate）這個概念，如右上圖。在 Intel 以前所做的解釋中，可以知道藉由匯入這個技術，能減少因物理現象所導致的漏電現象。
最後，則是為什麼會有人說各大廠進入 10 納米制程將面臨相當嚴峻的挑戰，主因是 1 顆原子的大小大約為 0.1 奈米，在 10 奈米的情況下，一條線只有不到 100 顆原子，在製作上相當困難，而且只要有一個原子的缺陷，像是在製作過程中有原子掉出或是有雜質，就會產生不知名的現象，影響產品的良率。