一、鎖存器（latch）---對脈衝電平敏感，在時鐘脈衝的電平作用下改變狀態 鎖存器是電平觸發的儲存單元，資料儲存的動作取決於輸入時鐘（或者使能）訊號的電平值，僅當鎖存器處於使能狀態時，輸出才會隨著資料輸入發生變化。 鎖存器不同於觸發器，它不在鎖存資料時，輸出端的訊號隨輸入訊號變化，就像訊號透過一個緩衝器一樣；一旦鎖存訊號起鎖存作用，則資料被鎖住，輸入訊號不起作用。鎖存器也稱為透明鎖存器，指的是不鎖存時輸出對於輸入是透明的。
鎖存器（latch）：我聽過的最多的就是它是電平觸發的，呵呵。鎖存器是電平觸發的儲存單元，資料儲存的動作取決於輸入時鐘（或者使能）訊號的電平值，當鎖存器處於使能狀態時，輸出才會隨著資料輸入發生變化。（簡單地說，它有兩個輸入，分別是一個有效訊號EN,一個輸入資料訊號DATA_IN，它有一個輸出Q，它的功能就是在EN有效的時候把DATA_IN的值傳給Q，也就是鎖存的過程）。
應用場合：資料有效遲後於時鐘訊號有效。這意味著時鐘訊號先到，資料訊號後到。在某些運算器電路中有時採用鎖存器作為資料暫存器。
缺點：時序分析較困難。
不要鎖存器的原因有二：1、鎖存器容易產生毛刺，2、鎖存器在ASIC設計中應該說比ff要簡單，但是在FPGA的資源中，大部分器件沒有鎖存器這個東西，所以需要用一個邏輯閘和ff來組成鎖存器，這樣就浪費了資源。
優點：面積小。鎖存器比FF快，所以用在地址鎖存是很合適的，不過一定要保證所有的latch訊號源的質量，鎖存器在CPU設計中很常見，正是由於它的應用使得CPU的速度比外部IO部件邏輯快許多。latch完成同一個功能所需要的門較觸發器要少，所以在asic中用的較多。
二、觸發器
觸發器（Flip-Flop，簡寫為 FF），也叫雙穩態門，又稱雙穩態觸發器。是一種可以在兩種狀態下執行的數字邏輯電路。觸發器一直保持它們的狀態，直到它們收到輸入脈衝，又稱為觸發。當收到輸入脈衝時，觸發器輸出就會根據規則改變狀態，然後保持這種狀態直到收到另一個觸發。
觸發器（flip-flops）電路相互關聯，從而為使用記憶體晶片和微處理器的數字積體電路（IC）形成邏輯閘。它們可用來儲存一位元的資料。該資料可表示音序器的狀態、計數器的價值、在計算機記憶體的ASCII字元或任何其他的資訊。 有幾種不同型別的觸發器（flip-flops）電路具有指示器，如T（切換）、S-R（設定/重置）J-K（也可能稱為Jack Kilby）和D（延遲）。典型的觸發器包括零個、一個或兩個輸入訊號，以及時鐘訊號和輸出訊號。一些觸發器還包括一個重置當前輸出的明確輸入訊號。第一個電子觸發器是在1919年由W.H.Eccles和F.W.Jordan發明的。
觸發器(flip-flop)---對脈衝邊沿敏感，其狀態只在時鐘脈衝的上升沿或下降沿的瞬間改變。
T觸發器(Toggle Flip-Flop，or Trigger Flip-Flop)設有一個輸入和輸出，當時鍾頻率由0轉為1時，如果T和Q不相同時，其輸出值會是1。輸入端T為1的時候，輸出端的狀態Q發生反轉；輸入端T為0的時候，輸出端的狀態Q保持不變。把JK觸發器的J和K輸入點連線在一起，即構成一個T觸發器。 應用場合：時鐘有效遲後於資料有效。這意味著資料訊號先建立，時鐘訊號後建立。在CP上升沿時刻打入到暫存器。
一、鎖存器（latch）---對脈衝電平敏感，在時鐘脈衝的電平作用下改變狀態 鎖存器是電平觸發的儲存單元，資料儲存的動作取決於輸入時鐘（或者使能）訊號的電平值，僅當鎖存器處於使能狀態時，輸出才會隨著資料輸入發生變化。 鎖存器不同於觸發器，它不在鎖存資料時，輸出端的訊號隨輸入訊號變化，就像訊號透過一個緩衝器一樣；一旦鎖存訊號起鎖存作用，則資料被鎖住，輸入訊號不起作用。鎖存器也稱為透明鎖存器，指的是不鎖存時輸出對於輸入是透明的。
鎖存器（latch）：我聽過的最多的就是它是電平觸發的，呵呵。鎖存器是電平觸發的儲存單元，資料儲存的動作取決於輸入時鐘（或者使能）訊號的電平值，當鎖存器處於使能狀態時，輸出才會隨著資料輸入發生變化。（簡單地說，它有兩個輸入，分別是一個有效訊號EN,一個輸入資料訊號DATA_IN，它有一個輸出Q，它的功能就是在EN有效的時候把DATA_IN的值傳給Q，也就是鎖存的過程）。
應用場合：資料有效遲後於時鐘訊號有效。這意味著時鐘訊號先到，資料訊號後到。在某些運算器電路中有時採用鎖存器作為資料暫存器。
缺點：時序分析較困難。
不要鎖存器的原因有二：1、鎖存器容易產生毛刺，2、鎖存器在ASIC設計中應該說比ff要簡單，但是在FPGA的資源中，大部分器件沒有鎖存器這個東西，所以需要用一個邏輯閘和ff來組成鎖存器，這樣就浪費了資源。
優點：面積小。鎖存器比FF快，所以用在地址鎖存是很合適的，不過一定要保證所有的latch訊號源的質量，鎖存器在CPU設計中很常見，正是由於它的應用使得CPU的速度比外部IO部件邏輯快許多。latch完成同一個功能所需要的門較觸發器要少，所以在asic中用的較多。
二、觸發器
觸發器（Flip-Flop，簡寫為 FF），也叫雙穩態門，又稱雙穩態觸發器。是一種可以在兩種狀態下執行的數字邏輯電路。觸發器一直保持它們的狀態，直到它們收到輸入脈衝，又稱為觸發。當收到輸入脈衝時，觸發器輸出就會根據規則改變狀態，然後保持這種狀態直到收到另一個觸發。
觸發器（flip-flops）電路相互關聯，從而為使用記憶體晶片和微處理器的數字積體電路（IC）形成邏輯閘。它們可用來儲存一位元的資料。該資料可表示音序器的狀態、計數器的價值、在計算機記憶體的ASCII字元或任何其他的資訊。 有幾種不同型別的觸發器（flip-flops）電路具有指示器，如T（切換）、S-R（設定/重置）J-K（也可能稱為Jack Kilby）和D（延遲）。典型的觸發器包括零個、一個或兩個輸入訊號，以及時鐘訊號和輸出訊號。一些觸發器還包括一個重置當前輸出的明確輸入訊號。第一個電子觸發器是在1919年由W.H.Eccles和F.W.Jordan發明的。
觸發器(flip-flop)---對脈衝邊沿敏感，其狀態只在時鐘脈衝的上升沿或下降沿的瞬間改變。
T觸發器(Toggle Flip-Flop，or Trigger Flip-Flop)設有一個輸入和輸出，當時鍾頻率由0轉為1時，如果T和Q不相同時，其輸出值會是1。輸入端T為1的時候，輸出端的狀態Q發生反轉；輸入端T為0的時候，輸出端的狀態Q保持不變。把JK觸發器的J和K輸入點連線在一起，即構成一個T觸發器。 應用場合：時鐘有效遲後於資料有效。這意味著資料訊號先建立，時鐘訊號後建立。在CP上升沿時刻打入到暫存器。