回覆列表
  • 1 # 風之希爾2

    邏輯電平的一些概念

    要了解邏輯電平的內容,首先要知道以下幾個概念的含義:

    1:輸入高電平(Vih): 保證邏輯閘的輸入為高電平時所允許的最小輸入高電平,當輸入電平高於Vih時,則認為輸入電平為高電平。

    2:輸入低電平(Vil):保證邏輯閘的輸入為低電平時所允許的最大輸入低電平,當輸入電平低於Vil時,則認為輸入電平為低電平。

    3:輸出高電平(Voh):保證邏輯閘的輸出為高電平時的輸出電平的最小值,邏輯閘的輸出為高電平時的電平值都必須大於此Voh。

    4:輸出低電平(Vol):保證邏輯閘的輸出為低電平時的輸出電平的最大值,邏輯閘的輸出為低電平時的電平值都必須小於此Vol。

    5:閥值電平(Vt): 數位電路晶片都存在一個閾值電平,就是電路剛剛勉強能翻轉動作時的電平。它是一個界於Vil、Vih之間的電壓值,對於CMOS電路的閾值電平,基本上是二分之一的電源電壓值,但要保證穩定的輸出,則必須要求輸入高電平> Vih,輸入低電平<Vil,而如果輸入電平在閾值上下,也就是Vil~Vih這個區域,電路的輸出會處於不穩定狀態。

    對於一般的邏輯電平,以上引數的關係如下:

    Voh > Vih > Vt > Vil > Vol。

    6:Ioh:邏輯閘輸出為高電平時的負載電流(為拉電流)。

    7:Iol:邏輯閘輸出為低電平時的負載電流(為灌電流)。

    8:Iih:邏輯閘輸入為高電平時的電流(為灌電流)。

    9:Iil:邏輯閘輸入為低電平時的電流(為拉電流)。

    閘電路輸出極在整合單元內不接負載電阻而直接引出作為輸出端,這種形式的門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路(OC)、漏極開路(OD)、發射極開路(OE),使用時應審查是否接上拉電阻(OC、OD門)或下拉電阻(OE門),以及電阻阻值是否合適。對於集電極開路(OC)門,其上拉電阻阻值RL應滿足下麵條件:

    (1): RL < (VCC-Voh)/(n*Ioh+m*Iih)

    (2):RL > (VCC-Vol)/(Iol+m*Iil)

    其中n:線與的開路門數;m:被驅動的輸入端數。

    :常用的邏輯電平

    ·邏輯電平:有TTL、CMOS、LVTTL、ECL、PECL、GTL;RS232、RS422、LVDS等。

    ·其中TTL和CMOS的邏輯電平按典型電壓可分為四類:5V系列(5V TTL和5V CMOS)、3.3V系列,2.5V系列和1.8V系列。

    ·5V TTL和5V CMOS邏輯電平是通用的邏輯電平。

    ·3.3V及以下的邏輯電平被稱為低電壓邏輯電平,常用的為LVTTL電平。

    ·低電壓的邏輯電平還有2.5V和1.8V兩種。

    ·ECL/PECL和LVDS是差分輸入輸出。

    ·RS-422/485和RS-232是串列埠的介面標準,RS-422/485是差分輸入輸出,RS-232是單端輸入輸出。

  • 中秋節和大豐收的關聯?
  • 離散數學中的合式公式是什麼意思?有點不能理解?