系統的單位衝激響應h (n)在有限個n值處不為零。系統函式H(z)在|z|>0處收斂，極點全部在z = 0處（因果系統）。結構上主要是非遞迴結構，沒有輸出到輸入的反饋，但有些結構中（例如頻率抽樣結構）也包含有反饋的遞迴部分。
設FIR濾波器的單位衝激響應h (n)為一個N點序列，0 ≤ n ≤N —1，則濾波器的系統函式為H(z)=∑h(n)*z^-k。
就是說，它有（N—1）階極點在z = 0處，有（N—1）個零點位於有限z平面的任何位置。
擴充套件資料：
在進入FIR濾波器前，首先要將訊號透過A/D器件進行模數轉換，把模擬訊號轉化為數字訊號；為了使訊號處理能夠不發生失真，訊號的取樣速度必須滿足夏農取樣定理，一般取訊號頻率上限的4-5倍做為取樣頻率；
一般可用速度較高的逐次逼進式A/D轉換器，不論採用乘累加方法還是分散式演算法設計FIR濾波器，濾波器輸出的資料都是一串序列，要使它能直觀地反應出來，還需經過數模轉換，因此由FPGA構成的FIR濾波器的輸出須外接D/A模組。
FPGA有著規整的內部邏輯陣列和豐富的連線資源，特別適合於數字訊號處理任務，相對於序列運算為主導的通用DSP晶片來說，其並行性和可擴充套件性更好，利用FPGA乘累加的快速演算法，可以設計出高速的FIR數字濾波器。
系統的單位衝激響應h (n)在有限個n值處不為零。系統函式H(z)在|z|>0處收斂，極點全部在z = 0處（因果系統）。結構上主要是非遞迴結構，沒有輸出到輸入的反饋，但有些結構中（例如頻率抽樣結構）也包含有反饋的遞迴部分。
設FIR濾波器的單位衝激響應h (n)為一個N點序列，0 ≤ n ≤N —1，則濾波器的系統函式為H(z)=∑h(n)*z^-k。
就是說，它有（N—1）階極點在z = 0處，有（N—1）個零點位於有限z平面的任何位置。
擴充套件資料：
在進入FIR濾波器前，首先要將訊號透過A/D器件進行模數轉換，把模擬訊號轉化為數字訊號；為了使訊號處理能夠不發生失真，訊號的取樣速度必須滿足夏農取樣定理，一般取訊號頻率上限的4-5倍做為取樣頻率；
一般可用速度較高的逐次逼進式A/D轉換器，不論採用乘累加方法還是分散式演算法設計FIR濾波器，濾波器輸出的資料都是一串序列，要使它能直觀地反應出來，還需經過數模轉換，因此由FPGA構成的FIR濾波器的輸出須外接D/A模組。
FPGA有著規整的內部邏輯陣列和豐富的連線資源，特別適合於數字訊號處理任務，相對於序列運算為主導的通用DSP晶片來說，其並行性和可擴充套件性更好，利用FPGA乘累加的快速演算法，可以設計出高速的FIR數字濾波器。