該設計主要思路為時鐘分頻和邏輯運算。也可以理解為計數器設計和進位提取。

需要建立對D觸發器的工作方式和各種邏輯閘電路的工作方式的正確認識和使用

1、觀察該系統輸入輸出波形可以確定該系統為時鐘的四分頻（2位2進位制）

2、使用雙D觸發器對時鐘進行四分頻，一個D觸發器可以完成2分頻，級聯即可完成4分頻，根據D觸發器分頻基本電路設計電路原理圖如下：

圖中數字訊號D(3)為時鐘訊號二分頻，數字訊號D(5)為D(3)訊號的二分頻

3、觀察輸出波形如下圖，可以確認對訊號D(3)取反後與D(2)、D(5)進行邏輯與(模2加)運算可以提取所需波形。

4、修改電路設計如下圖：

可以直接使用74LS74的反相輸出端減少反相器的使用。

5、模擬模擬輸入和輸出如下圖：

觀察模擬結果可以發現輸出訊號D(8)高電平持續時間位半個CP，4個CP為一個週期，符合設計要求。

注意：模擬使用的D觸發器為邊沿觸發，邊沿觸發D觸發器工作過程如下：

當時鍾CP上升沿到達時，D輸入端的狀態被送到Q輸出端。

當時鍾CP上升沿完成後，Q輸出端保持原有的狀態，等待下一個CP上升沿。

部分觸發器帶有復位端和置位端，根據其有效電平可以對Q端進行清0或者置1的操作。