因為異或門輸入端訊號可以同時取反相變化，而不改變邏輯閘的狀態。異或門的特點是有多個輸入端、一個輸出端，多輸入異或門可由兩輸入異或門構成。若兩個輸入的電平相異，則輸出為高電平1；若兩個輸入的電平相同，則輸出為低電平0。即如果兩個輸入不同，則異或門輸出高電平1。雖然異或不是開關代數的基本運算之一，但是在實際運用中相當普遍地使用分立的異或門。大多數開關技術不能直接實現異或功能，而是使用多個門組合設計。異或門在計算電路及數字訊號傳輸的糾錯電路中有著廣泛的用途。常用異或門積體電路型號為74LS386，內含4個二輸入端異或閘電路。擴充套件資料：異或門是基本的邏輯閘，因此在TTL和CMOS積體電路中都是可以使用的。標準的4000系列CMOS積體電路為4070，包含四個獨立的2輸入異或門。4070替換了可靠性差的4030，但二者的引腳分配相同。安全加密演算法一次性密碼本就是利用異或門實現的。加密的原理是將要加密的檔案（明文）編碼成二進位制序列，然後將與被加密的訊息長度相同的隨機二進位制序列作為金鑰，再將明文與金鑰的每一位依次進行按位異或運算，得到密文。若將密文與金鑰的每一位依次進行按位異或運算，就能得到原文。

因為異或門輸入端訊號可以同時取反相變化，而不改變邏輯閘的狀態。

異或門的特點是有多個輸入端、一個輸出端，多輸入異或門可由兩輸入異或門構成。若兩個輸入的電平相異，則輸出為高電平1；若兩個輸入的電平相同，則輸出為低電平0。即如果兩個輸入不同，則異或門輸出高電平1。

雖然異或不是開關代數的基本運算之一，但是在實際運用中相當普遍地使用分立的異或門。大多數開關技術不能直接實現異或功能，而是使用多個門組合設計。異或門在計算電路及數字訊號傳輸的糾錯電路中有著廣泛的用途。常用異或門積體電路型號為74LS386，內含4個二輸入端異或閘電路。

擴充套件資料：

異或門是基本的邏輯閘，因此在TTL和CMOS積體電路中都是可以使用的。標準的4000系列CMOS積體電路為4070，包含四個獨立的2輸入異或門。4070替換了可靠性差的4030，但二者的引腳分配相同。

安全加密演算法一次性密碼本就是利用異或門實現的。加密的原理是將要加密的檔案（明文）編碼成二進位制序列，然後將與被加密的訊息長度相同的隨機二進位制序列作為金鑰，再將明文與金鑰的每一位依次進行按位異或運算，得到密文。若將密文與金鑰的每一位依次進行按位異或運算，就能得到原文。