現在的單通道記憶體控制器一般都是64bit的，8個2進位制bit相當於1個位元組，換算成位元組是64/8=8，再乘以記憶體的執行頻率，如果是ddr記憶體就要再乘以2，因為它是以sd記憶體雙倍的速度傳輸資料的，所以

ddr266,執行頻率為133mhz，頻寬為133*2*64/8=2100mb/s=2.1gb/s

ddr333,執行頻率為166mhz，頻寬為166*2*64/8=2700mb/s=2.7gb/s

ddr400,執行頻率為200mhz，頻寬為200*2*64/8=3200mb/s=3.2gb/s

所謂雙通道ddr，就是晶片組可以在兩個不同的資料通道上分別定址、讀取資料。這兩個相互獨立工作的記憶體通道是依附於兩個獨立並行工作的，位寬為64-bit的記憶體控制器下，因此使普通的ddr記憶體可以達到128-bit的位寬，因此，記憶體頻寬是單通道的兩倍，因此

雙通道ddr266的頻寬為133*2*64/8*2=4200mb/s=4.2gb/s

雙通道ddr333的頻寬為166*2*64/8*2=5400mb/s=5.4gb/s

雙通道ddr400的頻寬為200*2*64/8*2=6400mb/s=6.4gb/s

關於瓶徑問題：

cpu與北橋晶片之間的資料傳輸速率稱前端匯流排(fsb），對於intel的主流平臺，其採用q/p匯流排技術，fsb=cpu外頻*4,如賽揚4的外頻為100，其fsb為400，資料頻寬為3.2gb/s,p4a的外頻為100，其fsb為400，資料頻寬為3.2gb/s,p4b的外頻為133，其fsb為533，資料頻寬為4.2gb/s,p4c、p4e的外頻為200，其fsb為800，資料頻寬為6.4gb/s，對於amd的主流平臺，其採用ev6匯流排技術,fsb=cpu外頻*2，對於athlon xp，其外頻為133，166，200，對應的fsb分別為266，333，400，資料頻寬分別為2.1，2.7，3.2gb/s

fsb與記憶體頻寬相等的情況下，則不存在瓶徑問題，如果記憶體頻寬小於fsb則形成記憶體頻寬瓶徑，無法完全發揮系統的效能。

因此對於對於intel的主流平臺，如賽揚4的外頻為100，其fsb為400，資料頻寬為3.2gb/s,應該使用ddr400或雙通道ddr200以上，p4a的外頻為100，其fsb為400，資料頻寬為3.2gb/s,應該使用ddr400或雙通道ddr200以上，p4b和c4d的外頻為133，其fsb為533，資料頻寬為4.2gb/s,應該使用ddr533或雙通道ddr266以上，p4c、p4e的外頻為200，其fsb為800，資料頻寬為6.4gb/s，應該使用雙通道ddr400以上，對於amd的主流平臺，athlon xp，其外頻為133，166，200，應該分別使用ddr266,ddr333,ddr400,在這個平臺上沒必要使用雙通道記憶體