首先得弄清楚全加器的原理，你這裡說的應該是設計1位的全加器。 全加器有3個輸入端：a,b,ci；有2個輸出端：s,co. 與3-8譯碼器比較，3-8譯碼器有3個數據輸入端：A,B,C；3個使能端；8個輸出端，OUT(0-7)。 這裡可以把3-8譯碼器的3個數據輸入端當做全加器的3個輸入端，即3-8譯碼器的輸入A、B、C分別對應全加器的輸入a,b,ci；將3-8譯碼器的3個使能端都置為有效電平，保持正常工作；這裡關鍵的就是處理3-8譯碼的8個輸出端與全加器的2個輸出的關係。 現在寫出全加器和3-8譯碼器的綜合真值表： （A/a,B/b,C/ci為全加器和譯碼器的輸入，OUT為譯碼器的輸出（0-7），s為加法器的和，co為加法器的進位輸出）PS:假定譯碼器的輸出為高電平有效。 A/aB/bC/ciOUTsco 000000 001110 010210 011301 100410 101501 110601 111711 根據上面的真值表，可以設計出電路圖： 將3-8譯碼器的輸出OUT(1、2、4、7)作為一個4輸入的或門的輸入，或門的輸出作為加法器的和；將3-8譯碼器的輸出OUT(3、5、6、7)作為一個4輸入的或門的輸入，或門的輸出作為加法器的進位輸出。即完成了加法器的設計。 回過頭來分析： 當加法器的輸入分別為：a=1,b=0,ci=1時，對應3-8譯碼器的輸入為A=1,B=0,C=1，這是譯碼器對應的輸出為OUT(5)=1,其餘的為0，根據上面設計的連線關係，s=0,co=1,滿足全加器的功能，舉其他的例子也一樣，所以，設計全加器的設計正確。
首先得弄清楚全加器的原理，你這裡說的應該是設計1位的全加器。 全加器有3個輸入端：a,b,ci；有2個輸出端：s,co. 與3-8譯碼器比較，3-8譯碼器有3個數據輸入端：A,B,C；3個使能端；8個輸出端，OUT(0-7)。 這裡可以把3-8譯碼器的3個數據輸入端當做全加器的3個輸入端，即3-8譯碼器的輸入A、B、C分別對應全加器的輸入a,b,ci；將3-8譯碼器的3個使能端都置為有效電平，保持正常工作；這裡關鍵的就是處理3-8譯碼的8個輸出端與全加器的2個輸出的關係。 現在寫出全加器和3-8譯碼器的綜合真值表： （A/a,B/b,C/ci為全加器和譯碼器的輸入，OUT為譯碼器的輸出（0-7），s為加法器的和，co為加法器的進位輸出）PS:假定譯碼器的輸出為高電平有效。 A/aB/bC/ciOUTsco 000000 001110 010210 011301 100410 101501 110601 111711 根據上面的真值表，可以設計出電路圖： 將3-8譯碼器的輸出OUT(1、2、4、7)作為一個4輸入的或門的輸入，或門的輸出作為加法器的和；將3-8譯碼器的輸出OUT(3、5、6、7)作為一個4輸入的或門的輸入，或門的輸出作為加法器的進位輸出。即完成了加法器的設計。 回過頭來分析： 當加法器的輸入分別為：a=1,b=0,ci=1時，對應3-8譯碼器的輸入為A=1,B=0,C=1，這是譯碼器對應的輸出為OUT(5)=1,其餘的為0，根據上面設計的連線關係，s=0,co=1,滿足全加器的功能，舉其他的例子也一樣，所以，設計全加器的設計正確。