印製電路板設計和佈線時需要注意的問題
關鍵詞：
印製板設計時，要考慮到干擾對系統的干擾，將電路的模擬部分和數字部分的電路嚴格分開，對核心電路重點防護，將系統地線環繞，並佈線儘可能粗，電源增加濾波電路，採用DC-DC隔離，訊號採用光電隔離，設計隔離電源，分析容易產生干擾的部分（如時鐘電路、通訊電路等）和容易被幹擾的部分（如模擬取樣電路等），對這兩種型別的電路分別採取方法。對於干擾元件採取抑制方法，對敏感元件採取隔離和保護方法，並且將它們在空間和電氣上拉開距離。在板級設計時，還要注意元器件放置要遠離印製板邊沿，這對防護空氣放電是有利的。
取樣電路的原理圖設計參見圖1：
圖1：取樣電路設計。
電路的合理佈局可以降低干擾，提高EMC效能。按照電路的功能劃分若干個功能模組，分析每個模組的干擾源和敏感訊號，以便進行特殊處理。
印製板佈線時，需要注意以下幾個方面：
1、保持環路面積最小，例如電源和地之間形成的環路，減小環路面積，將減小電磁干擾在此迴路上的感應電流，電源線儘可能靠近地線，以減小差模輻射的環面積，降低干擾對系統的干擾，提高系統的抗干擾性能。並聯的導線緊緊放在一起，使用一條粗導線進行連線，訊號線緊挨地平面佈線可以降低干擾。電源和地之間增加高頻濾波電容。
2、使導線長度儘可能的縮短，減小了印製板的面積，降低導線上的干擾。
3、採用完整的地平面設計，採用幾層板設計，鋪設地層，便於干擾訊號洩放。
4、使電子元件遠離可能會發生放電的平面如機箱面板、把手、螺釘等，保持機殼和地良好接觸，為干擾提供良好的洩放通道。對敏感訊號包地處理，降低干擾。
5、儘量採用貼片元器件，貼片器件比直插器件的EMC效能要好得多。
6、模擬地和數字地在PCB和外界連線處進行一點接地。
7、高速邏輯電路應靠近聯結器邊緣，低速邏輯電路和儲存器則應佈置在遠離聯結器處，中速邏輯電路則佈置在高速邏輯電路和低速邏輯電路之間。
8、電路板上的印製線寬度不要突變，拐角應採用圓弧形，不要直角或尖角。
9、時鐘線、訊號線也儘可能靠近地線，並且走線不要過長，以減小回路的環面積。
本文連結：http://www.elexcon.com/news/90828.html
印製電路板設計和佈線時需要注意的問題
關鍵詞：
印製板設計時，要考慮到干擾對系統的干擾，將電路的模擬部分和數字部分的電路嚴格分開，對核心電路重點防護，將系統地線環繞，並佈線儘可能粗，電源增加濾波電路，採用DC-DC隔離，訊號採用光電隔離，設計隔離電源，分析容易產生干擾的部分（如時鐘電路、通訊電路等）和容易被幹擾的部分（如模擬取樣電路等），對這兩種型別的電路分別採取方法。對於干擾元件採取抑制方法，對敏感元件採取隔離和保護方法，並且將它們在空間和電氣上拉開距離。在板級設計時，還要注意元器件放置要遠離印製板邊沿，這對防護空氣放電是有利的。
取樣電路的原理圖設計參見圖1：
圖1：取樣電路設計。
電路的合理佈局可以降低干擾，提高EMC效能。按照電路的功能劃分若干個功能模組，分析每個模組的干擾源和敏感訊號，以便進行特殊處理。
印製板佈線時，需要注意以下幾個方面：
1、保持環路面積最小，例如電源和地之間形成的環路，減小環路面積，將減小電磁干擾在此迴路上的感應電流，電源線儘可能靠近地線，以減小差模輻射的環面積，降低干擾對系統的干擾，提高系統的抗干擾性能。並聯的導線緊緊放在一起，使用一條粗導線進行連線，訊號線緊挨地平面佈線可以降低干擾。電源和地之間增加高頻濾波電容。
2、使導線長度儘可能的縮短，減小了印製板的面積，降低導線上的干擾。
3、採用完整的地平面設計，採用幾層板設計，鋪設地層，便於干擾訊號洩放。
4、使電子元件遠離可能會發生放電的平面如機箱面板、把手、螺釘等，保持機殼和地良好接觸，為干擾提供良好的洩放通道。對敏感訊號包地處理，降低干擾。
5、儘量採用貼片元器件，貼片器件比直插器件的EMC效能要好得多。
6、模擬地和數字地在PCB和外界連線處進行一點接地。
7、高速邏輯電路應靠近聯結器邊緣，低速邏輯電路和儲存器則應佈置在遠離聯結器處，中速邏輯電路則佈置在高速邏輯電路和低速邏輯電路之間。
8、電路板上的印製線寬度不要突變，拐角應採用圓弧形，不要直角或尖角。
9、時鐘線、訊號線也儘可能靠近地線，並且走線不要過長，以減小回路的環面積。
本文連結：http://www.elexcon.com/news/90828.html