什麼是同步邏輯和非同步邏輯,同步電路和非同步電路的區別是什麼？同步邏輯是時鐘之間有固定的因果關係。非同步邏輯是各時鐘之間沒有固定的因果關係。電路設計可分類為同步電路和非同步電路設計。同步電路利用時鐘脈衝使其子系統同步運作，而非同步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”訊號使之同步。由於非同步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性--因此近年來對非同步電路研究增加快速，論文發表數以倍增，而IntelPentium4處理器設計，也開始採用非同步電路設計。非同步電路主要是組合邏輯電路，用於產生地址譯碼器、FIFO或RAM的讀寫控制訊號脈衝，其邏輯輸出與任何時鐘訊號都沒有關係，譯碼輸出產生的毛刺通常是可以監控的。同步電路是由時序電路(暫存器和各種觸發器)和組合邏輯電路構成的電路，其所有操作都是在嚴格的時鐘控制下完成的。這些時序電路共享同一個時鐘CLK，而所有的狀態變化都是在時鐘的上升沿(或下降沿)完成的。非同步電路重要是組合邏輯電路，用於產生天址譯碼器、FIFO或RAM的讀寫節制訊號脈衝，但它同時也用在時序電路中，彼時它出有統一的時鐘，狀態變化的時辰是不穩定的，通常輸入訊號只在電路處於波動狀態時才發作變化。也就是說一個時辰容許一個輸入產生變化，以防止輸入訊號之間形成的競讓冒險。電路的穩定需求有可靠的建立時間和持時間，待上面引見。同步電路是由時序電路(暫存器和各種觸發器)和組合邏輯電路形成的電路，其一切操作都是在嚴厲的時鐘掌握下完成的。這些時序電路同享統一個時鐘CLK，而一切的狀態變化都是在時鐘的上升沿(或降落沿)完成的。比如D觸發器，當上升延到來時，暫存器把D端的電平傳到Q輸出端。