不一定每個模組都會有什麼什麼4個部分。1.埠宣告是必須的，也就是module(inputxxx,outputxx)2.變數宣告不一定要寫，因為你不寫也是預設wire，在一個模組中，全部用wire的也是可以的。這個可能涉及到下面說的3.賦值語句這個包括程序賦值和assign賦值，當然這也不是必須的。因為程序賦值的物件是reg，如果這個不是必須，那麼reg的宣告也不是必須了。所以前面說的變數宣告不是必須可以成立。可以說是不用自己宣告。4.程序也當然不是必須的。5.以上所說的不是必須的情況基本出現在頂層模組的設計中。頂層模組的設計一般推薦只使用模組的例化或者變數宣告，一般assign賦值都不寫到這裡面。6.如果是通用的設計。一般就包括推薦答案的回答了。7.當然，endmodule是必須的........

過程塊有兩種： initial塊 (只執行一次) 、always塊（只要條件滿足，就迴圈執行）

比如：

reg nRst;

initial begin

nRst = 1"b0;

#100;

nRst = 1"b1;

end

只執行一次，且不可綜合，只能在模擬的時候使用

always #5 Clock=~Clock;