首頁>Club>
13
回覆列表
  • 1 # dadazhu2

    TTL電平與CMOS電平的區別:

    (一)TTL高電平3.6~5V,低電平0V~2.4V

    CMOS電平Vcc可達到12V

    CMOS電路輸出高電平約為0.9Vcc,而輸出低電平約為0.1Vcc。

    CMOS電路不使用的輸入端不能懸空,會造成邏輯混亂。

    TTL電路不使用的輸入端懸空為高電平

    另外,CMOS積體電路電源電壓可以在較大範圍內變化,因而對電源的要求不像TTL積體電路那樣嚴格。

    用TTL電平他們就可以相容

    (二)TTL電平是5V,CMOS電平一般是12V。

    因為TTL電路電源電壓是5V,CMOS電路電源電壓一般是12V。

    5V的電平不能觸發CMOS電路,12V的電平會損壞TTL電路,因此不能互相相容匹配。

    (三)TTL電平標準

    輸出 L: 2.4V。

    輸入 L: 2.0V

    TTL器件輸出低電平要小於0.8V,高電平要大於2.4V。輸入,低於1.2V就認為是0,高於2.0就認為是1。

    CMOS電平:

    輸出 L: 0.9*Vcc。

    輸入 L: 0.7*Vcc.

    一般微控制器、DSP、FPGA他們之間管教能否直接相連. 一般情況下,同電壓的是可以的,不過最好是要好好查查技術手冊上的VIL,VIH,VOL,VOH的值,看是否能夠匹配(VOL要小於VIL,VOH要大於VIH,是指一個連線當中的)。有些在一般應用中沒有問題,但是引數上就是有點不夠匹配,在某些情況下可能就不夠穩定,或者不同批次的器件就不能執行。

    例如:74LS的器件的輸出,接入74HC的器件。在一般情況下都能好好執行,但是,在引數上卻是不匹配的,有些情況下就不能執行。

    74LS和54系列是TTL電路,74HC是CMOS電路。如果它們的序號相同,則邏輯功能一樣,但電氣效能和動態效能略有不同。如,TTL的邏輯高電平為> 2.7V,CMOS為> 3.6V。如果CMOS電路的前一級為TTL則隱藏著不可靠隱患,反之則沒問題。

  • 2 # 使用者7715875998885

    區別:

    1、高低電平不同。

    TTL高電平3.6~5V,低電平0V~2.4V,CMOS電平Vcc可達到12V 。

    3、電路輸出電平不同。

    CMOS電路輸出高電平約為0.9Vcc,而輸出低電平約為 0.1Vcc。

    4、電路不使用的輸入端不同。

    CMOS電路不使用的輸入端不能懸空,會造成邏輯混亂。

    TTL電路不使用的輸入端懸空為高電平。

    6、電平使用不同。

    TTL電平是5V,CMOS電平一般是12V。

    7、電路電源電壓不同。

    TTL電路電源電壓是5V,CMOS電路電源電壓一般是12V。

  • 中秋節和大豐收的關聯?
  • 本人是一名設計師,如何能讓業務量增大賺更多的錢?