回覆列表
-
1 # 使用者4204798339690
-
2 # 使用者2605420499096
計算機中儲存資料的最小單位是bit,又稱位元。 位(bit)是二進位制數的最基本單位,也是儲存器儲存資訊的最小單位,8位二進位制數稱為一個位元組。 用來儲存資料的最小單位是位元組,用來表示資訊的最小單位是位。8個二進位制位稱為1個位元組,此外還有KB、MB、GB、TB等,它們之間的換算關係是1Byte=8bit,1KB=1024B,1MB=1024KB,1GB=1024MB,1TB=1024GB。
儲存器(Memory)是現代資訊科技中用於儲存資訊的記憶裝置。其概念很廣,有很多層次,在數字系統中,只要能儲存二進位制資料的都可以是儲存器;在積體電路中,一個沒有實物形式的具有儲存功能的電路也叫儲存器,如RAM、FIFO等;在系統中,具有實物形式的儲存裝置也叫儲存器,如記憶體條、TF卡等。計算機中全部資訊,包括輸入的原始資料、計算機程式、中間執行結果和最終執行結果都儲存在儲存器中。它根據控制器指定的位置存入和取出資訊。有了儲存器,計算機才有記憶功能,才能保證正常工作。計算機中的儲存器按用途儲存器可分為主儲存器(記憶體)和輔助儲存器(外存),也有分為外部儲存器和內部儲存器的分類方法。外存通常是磁性介質或光碟等,能長期儲存資訊。記憶體指主機板上的儲存部件,用來存放當前正在執行的資料和程式,但僅用於暫時存放程式和資料,關閉電源或斷電,資料會丟失。
找儲存器上拍明芯城元器件商城
儲存器的主要功能是儲存程式和各種資料,並能在計算機執行過程中高速、自動地完成程式或資料的存取。儲存器是具有“記憶”功能的裝置,它採用具有兩種穩定狀態的物理器件來儲存資訊。這些器件也稱為記憶元件。在計算機中採用只有兩個數碼“0”和“1”的二進位制來表示資料。記憶元件的兩種穩定狀態分別表示為“0”和“1”。日常使用的十進位制數必須轉換成等值的二進位制數才能存入儲存器中。計算機中處理的各種字元,例如英文字母、運算子號等,也要轉換成二進位制程式碼才能儲存和操作。
儲存器:存放程式和資料的器件
儲存位:存放一個二進位制數位的儲存單元,是儲存器最小的儲存單位,或稱記憶單元
儲存字:一個數(n位二進位制位)作為一個整體存入或取出時,稱儲存字
儲存單元:存放一個儲存字的若干個記憶單元組成一個儲存單元
儲存體:大量儲存單元的集合組成儲存體
儲存單元地址:儲存單元的編號
字編址:對儲存單元按字編址
位元組編址:對儲存單元按位元組編址
定址:由地址尋找資料,從對應地址的儲存單元中訪存資料。
以儲存體(大量儲存單元組成的陣列)為核心,加上必要的地址譯碼、讀寫控制電路,即為儲存積體電路;再加上必要的I/O介面和一些額外的電路如存取策略管理,則形成儲存晶片,比如手機中常用的儲存晶片。得益於新的IC製造或晶片封裝工藝,現在已經有能力把DRAM和FLASH儲存單元整合在單晶片裡。儲存晶片再與控制晶片(負責複雜的存取控制、儲存管理、加密、與其他器件的配合等)及時鐘、電源等必要的元件整合在電路板上構成整機,就是一個儲存產品,如隨身碟。從儲存單元(電晶體陣列)到儲存積體電路再到儲存裝置,都是為了實現資訊的儲存,區別是層次的不同。
構成
構成儲存器的儲存介質,儲存元,它可儲存一個二進位制程式碼。由若干個儲存元組成一個儲存單元,然後再由許多儲存單元組成一個儲存器。一個儲存器包含許多儲存單元,每個儲存單元可存放一個位元組(按位元組編址)。每個儲存單元的位置都有一個編號,即地址,一般用十六進位制表示。一個儲存器中所有儲存單元可存放資料的總和稱為它的儲存容量。假設一個儲存器的地址碼由20位二進位制數(即5位十六進位制數)組成,則可表示2的20次方,即1M個儲存單元地址。每個儲存單元存放一個位元組,則該儲存器的儲存容量為1MB。
工作原理
這裡只介紹動態儲存器(DRAM)的工作原理。
動態儲存器每片只有一條輸入資料線,而地址引腳只有8條。為了形成64K地址,必須在系統地址匯流排和晶片地址引線之間專門設計一個地址形成電路。使系統地址匯流排訊號能分時地加到8個地址的引腳上,藉助晶片內部的行鎖存器、列鎖存器和譯碼電路選定晶片內的儲存單元,鎖存訊號也靠著外部地址電路產生。
當要從DRAM晶片中讀出資料時,CPU首先將行地址加在A0-A7上,而後送出RAS鎖存訊號,該訊號的下降沿將地址鎖存在晶片內部。接著將列地址加到晶片的A0-A7上,再送CAS鎖存訊號,也是在訊號的下降沿將列地址鎖存在晶片內部。然後保持WE=1,則在CAS有效期間資料輸出並保持。
當需要把資料寫入晶片時,行列地址先後將RAS和CAS鎖存在晶片內部,然後,WE有效,加上要寫入的資料,則將該資料寫入選中的存貯單元。
由於電容不可能長期保持電荷不變,必須定時對動態儲存電路的各儲存單元執行重讀操作,以保持電荷穩定,這個過程稱為動態儲存器重新整理。PC/XT機中DRAM的重新整理是利用DMA實現的。首先應用可程式設計定時器8253的計數器1,每隔1⒌12μs產生一次DMA請求,該請求加在DMA控制器的0通道上。當DMA控制器0通道的請求得到響應時,DMA控制器送出到重新整理地址訊號,對動態儲存器執行讀操作,每讀一次重新整理一行。