quartus2中引腳有幾個屬性：Reserved，Group，I/O Bank,Vref Group,I/O standard( 3.3-V LVTTL(default) )
第一是IO standard：這個是用於支援對應不同的電平標準。FPGA IO口的電壓由IO bank上的VCC引入。一個bank上引入3.3V TTL電平，那麼此時整個bank上輸出3.3V的TTL電平。設定這個第一是為了和current strength一起計算功率。第二個是用於在IO口上載入正確的上拉/下拉電阻。只要你設定完成，Quartus會按照你的電平標準自動佈線。
第二是IO Bank：你在quartus pin planner 的top view下右鍵然後點選 show IO banks，這個時候就會看到FPGA的管腳被幾種顏色劃分開了。一種顏色下的IO口代表一組bank。你在吧管腳的location約束完成以後。IO Bank會自動填充完畢的。
第三是Group：Group就是你所輸出的訊號的名字啦。比如你有一組訊號叫cnt。你對cnt的某一根賦值，那麼。。這裡的Group會自動填充為cnt 。
第四是Reserved：這個是對管腳內部的IO邏輯進行約束的，你在下面可以看到一些值。介紹幾個吧。bidrectional：雙向，tri-state:三態等等。這個約束的是FPGA在IO端的輸入輸出區域的邏輯。比如你選擇tri-state。那麼這個時候，在你IO口前部的IO區，quartus會自動給你生成一個三態門。
第五個是Vref Group：這個Group是bank內部的細分割槽域，因為一個bank可能多達60個腳。為了快速定位，你可以利用這個vref group來找到某個管腳。（這個是非修改屬性）無法修改。
你的理解是正確的，另外，跨越IO bank的訊號沒有問題。只是注意跨bank的電平是否一致即可。對於跨IO bank的延遲對於FPGA而言沒有多少延遲。
quartus2中引腳有幾個屬性：Reserved，Group，I/O Bank,Vref Group,I/O standard( 3.3-V LVTTL(default) )
第一是IO standard：這個是用於支援對應不同的電平標準。FPGA IO口的電壓由IO bank上的VCC引入。一個bank上引入3.3V TTL電平，那麼此時整個bank上輸出3.3V的TTL電平。設定這個第一是為了和current strength一起計算功率。第二個是用於在IO口上載入正確的上拉/下拉電阻。只要你設定完成，Quartus會按照你的電平標準自動佈線。
第二是IO Bank：你在quartus pin planner 的top view下右鍵然後點選 show IO banks，這個時候就會看到FPGA的管腳被幾種顏色劃分開了。一種顏色下的IO口代表一組bank。你在吧管腳的location約束完成以後。IO Bank會自動填充完畢的。
第三是Group：Group就是你所輸出的訊號的名字啦。比如你有一組訊號叫cnt。你對cnt的某一根賦值，那麼。。這裡的Group會自動填充為cnt 。
第四是Reserved：這個是對管腳內部的IO邏輯進行約束的，你在下面可以看到一些值。介紹幾個吧。bidrectional：雙向，tri-state:三態等等。這個約束的是FPGA在IO端的輸入輸出區域的邏輯。比如你選擇tri-state。那麼這個時候，在你IO口前部的IO區，quartus會自動給你生成一個三態門。
第五個是Vref Group：這個Group是bank內部的細分割槽域，因為一個bank可能多達60個腳。為了快速定位，你可以利用這個vref group來找到某個管腳。（這個是非修改屬性）無法修改。
你的理解是正確的，另外，跨越IO bank的訊號沒有問題。只是注意跨bank的電平是否一致即可。對於跨IO bank的延遲對於FPGA而言沒有多少延遲。