IC版圖除了要體現電路的邏輯或功能確保LVS驗證正確外，還要增加一些與LVS（電路匹配）無關的圖形，以減小中間過程中的偏差，我們通常稱這些圖形為dummy layer。有些dummy layer 是為了防止刻蝕時出現刻蝕不足或刻蝕過度而增加的，比如metal density 不足就需要增加一些metal dummy layer以增加metal 密度。另外一些則是考慮到光的反射與衍射，關鍵圖形四周情況大致相當，避免因曝光而影響到關鍵圖形的尺寸。下面列舉了幾個例子，其中還夾雜一些其他內容：
1，MOS dummy
在MOS 兩側增加dummy poly，避免Length受到影響。對NMOS先加P type guard ring 連線VSS，接著加N type guard ring 連線VDD。對PMOS先加N type 連線VDD，接著加P type連線VSS。拆分MOS應為偶數根，Source端與四周guar ring就近連線。比如拆分NMOS為偶數根, 連線VSS的端在外側並直接與四周guard ring相連。
IC版圖除了要體現電路的邏輯或功能確保LVS驗證正確外，還要增加一些與LVS（電路匹配）無關的圖形，以減小中間過程中的偏差，我們通常稱這些圖形為dummy layer。有些dummy layer 是為了防止刻蝕時出現刻蝕不足或刻蝕過度而增加的，比如metal density 不足就需要增加一些metal dummy layer以增加metal 密度。另外一些則是考慮到光的反射與衍射，關鍵圖形四周情況大致相當，避免因曝光而影響到關鍵圖形的尺寸。下面列舉了幾個例子，其中還夾雜一些其他內容：
1，MOS dummy
在MOS 兩側增加dummy poly，避免Length受到影響。對NMOS先加P type guard ring 連線VSS，接著加N type guard ring 連線VDD。對PMOS先加N type 連線VDD，接著加P type連線VSS。拆分MOS應為偶數根，Source端與四周guar ring就近連線。比如拆分NMOS為偶數根, 連線VSS的端在外側並直接與四周guard ring相連。
3, CAP dummy
增加dummy方法類似，用Nwell阻擋相自於substrate的noise，Nwell接高電位與sub 反偏。