儲存元是組成儲存器的基礎和核心，它用來儲存一位二進位制資訊0或1。你所謂的六管SRAM儲存元它是由兩個MOS反相器交叉耦合而成的觸發器，一個儲存元儲存一位二進位制程式碼。這種電路有兩個穩定的狀態，並且A、B兩點的電位總是互為相反的，因此它能表示一位二進位制的1和0。寫操作？寫“1”：在I/O線上輸入高電位，在I/O線上輸入低電位，開啟T5,T6,T7,T8四個電晶體把高、低電位分別加在A、B點，使T1管截止，使T2管導通，將“1”寫入儲存元。寫“0”：在I/O線上輸入低電位，在I/O線上輸入高電位，開啟T5,T6,T7,T8四個開門管把低、高電位分別加在A、B點，使T1管導通，T2管截止，將“0”資訊寫入了儲存元，讀操作？若某個儲存元被選中，則該儲存元的T5，T6，T7，T8管均導通，A、B兩點與位線D與D相連儲存元的資訊被送到I/O與I/O線上。I/O與I/O線接著一個差動讀出放大器，從其電流方向可以判知所存資訊是“1”還是“0”。二、SRAM儲存器的組成儲存體：儲存單元的集合，通常用X選擇線(行線)和Y選擇線(列線)的交叉來選擇所需要的單元。地址譯碼器：將用二進位制程式碼表示的地址轉換成輸出端的高電位，用來驅動相應的讀寫電路，以便選擇所要訪問的儲存單元。地址譯碼有兩種方式。表3.3地址譯碼的兩種方式單譯碼適用於小容量儲存器一個地址譯碼器雙譯碼適用於大容量儲存器X向和Y向兩個譯碼器驅動器:雙譯碼結構中，在譯碼器輸出後加驅動器，驅動掛在各條X方向選擇線上的所有儲存元電路。I/O電路：處於資料匯流排和被選用的單元之間，控制被選中的單元讀出或寫入，放大資訊。?片選:在地址選擇時，首先要選片,只有當片選訊號有效時，此片所連的地址線才有效。輸出驅動電路:為了擴充套件儲存器的容量，常需要將幾個晶片的資料線並聯使用；另外儲存器的讀出資料或寫入資料都放在雙向的資料匯流排上。這就用到三態輸出緩衝器。?三、SRAM儲存器晶片例項右邊的CAI演示的是2114儲存器晶片的邏輯結構方框圖點選演示注意：由於讀操作與寫操作是分時進行的，讀時不寫，寫時不讀，因此，輸入三態門與輸出三態門是互鎖的，資料匯流排上的資訊不致於造成混亂。四、儲存器與CPU連線CPU對儲存器進行讀/寫操作，首先由地址匯流排給出地址訊號，然後要發出讀操作或寫操作的控制訊號，最後在資料匯流排上進行資訊交流，要完成地址線的連線、資料線的連線和控制線的連線。儲存器晶片的容量是有限的，為了滿足實際儲存器的容量要求，需要對儲存器進行擴充套件。主要方法有：★位擴充套件法：只加大字長，而儲存器的字數與儲存器晶片字數一致，對片子沒有選片要求使用8K×1的RAM儲存器晶片，組成8K×8位的儲存器的CAI演示點選演示★字擴充套件法：僅在字向擴充，而位數不變。需由片選訊號來區分各片地址。用16K×8位的晶片採用字擴充套件法組成64K×8位的儲存器連線圖演示點選演示★字位同時擴充套件法：一個儲存器的容量假定為M×N位，若使用l×k位的晶片(l＜M，k＜N)，需要在字向和位向同時進行擴充套件。此時共需要(M/l)×(N/k)個儲存器晶片。五、儲存器的讀、寫週期?在與CPU連線時，CPU的控制訊號與儲存器的讀、寫週期之間的配合問題是非常重要的。讀週期：讀週期與讀出時間是兩個不同的概念。讀出時間是從給出有效地址到外部資料匯流排上穩定地出現所讀出的資料資訊所經歷的時間。讀週期時間則是儲存片進行兩次連續讀操作時所必須間隔的時間，它總是大於或等於讀出時
儲存元是組成儲存器的基礎和核心，它用來儲存一位二進位制資訊0或1。你所謂的六管SRAM儲存元它是由兩個MOS反相器交叉耦合而成的觸發器，一個儲存元儲存一位二進位制程式碼。這種電路有兩個穩定的狀態，並且A、B兩點的電位總是互為相反的，因此它能表示一位二進位制的1和0。寫操作？寫“1”：在I/O線上輸入高電位，在I/O線上輸入低電位，開啟T5,T6,T7,T8四個電晶體把高、低電位分別加在A、B點，使T1管截止，使T2管導通，將“1”寫入儲存元。寫“0”：在I/O線上輸入低電位，在I/O線上輸入高電位，開啟T5,T6,T7,T8四個開門管把低、高電位分別加在A、B點，使T1管導通，T2管截止，將“0”資訊寫入了儲存元，讀操作？若某個儲存元被選中，則該儲存元的T5，T6，T7，T8管均導通，A、B兩點與位線D與D相連儲存元的資訊被送到I/O與I/O線上。I/O與I/O線接著一個差動讀出放大器，從其電流方向可以判知所存資訊是“1”還是“0”。二、SRAM儲存器的組成儲存體：儲存單元的集合，通常用X選擇線(行線)和Y選擇線(列線)的交叉來選擇所需要的單元。地址譯碼器：將用二進位制程式碼表示的地址轉換成輸出端的高電位，用來驅動相應的讀寫電路，以便選擇所要訪問的儲存單元。地址譯碼有兩種方式。表3.3地址譯碼的兩種方式單譯碼適用於小容量儲存器一個地址譯碼器雙譯碼適用於大容量儲存器X向和Y向兩個譯碼器驅動器:雙譯碼結構中，在譯碼器輸出後加驅動器，驅動掛在各條X方向選擇線上的所有儲存元電路。I/O電路：處於資料匯流排和被選用的單元之間，控制被選中的單元讀出或寫入，放大資訊。?片選:在地址選擇時，首先要選片,只有當片選訊號有效時，此片所連的地址線才有效。輸出驅動電路:為了擴充套件儲存器的容量，常需要將幾個晶片的資料線並聯使用；另外儲存器的讀出資料或寫入資料都放在雙向的資料匯流排上。這就用到三態輸出緩衝器。?三、SRAM儲存器晶片例項右邊的CAI演示的是2114儲存器晶片的邏輯結構方框圖點選演示注意：由於讀操作與寫操作是分時進行的，讀時不寫，寫時不讀，因此，輸入三態門與輸出三態門是互鎖的，資料匯流排上的資訊不致於造成混亂。四、儲存器與CPU連線CPU對儲存器進行讀/寫操作，首先由地址匯流排給出地址訊號，然後要發出讀操作或寫操作的控制訊號，最後在資料匯流排上進行資訊交流，要完成地址線的連線、資料線的連線和控制線的連線。儲存器晶片的容量是有限的，為了滿足實際儲存器的容量要求，需要對儲存器進行擴充套件。主要方法有：★位擴充套件法：只加大字長，而儲存器的字數與儲存器晶片字數一致，對片子沒有選片要求使用8K×1的RAM儲存器晶片，組成8K×8位的儲存器的CAI演示點選演示★字擴充套件法：僅在字向擴充，而位數不變。需由片選訊號來區分各片地址。用16K×8位的晶片採用字擴充套件法組成64K×8位的儲存器連線圖演示點選演示★字位同時擴充套件法：一個儲存器的容量假定為M×N位，若使用l×k位的晶片(l＜M，k＜N)，需要在字向和位向同時進行擴充套件。此時共需要(M/l)×(N/k)個儲存器晶片。五、儲存器的讀、寫週期?在與CPU連線時，CPU的控制訊號與儲存器的讀、寫週期之間的配合問題是非常重要的。讀週期：讀週期與讀出時間是兩個不同的概念。讀出時間是從給出有效地址到外部資料匯流排上穩定地出現所讀出的資料資訊所經歷的時間。讀週期時間則是儲存片進行兩次連續讀操作時所必須間隔的時間，它總是大於或等於讀出時