技術和創新正在引發新一輪的產業變革。當前全球積體電路產業正處於技術變革時期，摩爾定律推進速度已經大幅放緩，積體電路技術發展路徑正逐步向多功能融合的趨勢轉變。 2019年世界半導體大會高峰論壇上，臺積電（南京）有限公司總經理羅鎮球在其“半導體產業發展趨勢”的主題演講中指出。
本文引用地址：http://www.eepw.com.cn/article/201906/401850.htm
臺積電（南京）有限公司總經理羅鎮球
現階段，無論是電腦、手機還是其他終端都需要人發出指令的。羅鎮球認為，未來這些裝置或者機器之間是可以互相溝通、互相下指令並服務於使用者的，而這就是所謂的萬物互聯。毋庸置疑，半導體是IT行業的最主要驅動因素之一，半導體應用持續增加，社會對半導體技術的期待與日俱增。
對於半導體產業的發展，羅鎮球表示，臺積電透過工藝支援推進摩爾定律向前、透過立體封裝推進摩爾定律向前、透過硬體和軟體結合提升能效比。
EUV助力光刻技術突破桎梏
在工藝的微縮演進過程中，EUV技術（遠紫外線光刻技術）功不可沒。光刻機的技術的難易主要觀察其波長，波長越短技術難度越高，意味著其精度也就越好。
如上圖，每一格表示10倍關係，臺積電先後進入248、193奈米的光刻機階段。193奈米的光刻機相容性較為強大，相容40nm至7nm所有規格，目前7nm工藝晶片臺積電已經做到批次生產，依舊採用40nm的40光刻機。
從未來發展角度看，193奈米的光刻機波長是193，而EUV的波長是13.5奈米，這也就意味著未來有關EUV的桎梏已經突破。在未來，光刻突破的過程已經不再是難題。
新材料是下一步努力方向
材料方面，電晶體結構由平坦式變為立體式，目前臺積電正著手研發一款更好的電晶體結構。另外，新型的二維材料具有很多傳統材料所不具備的獨特的光電效能，特別是其卓越的非線性光學特性在構築高效能、新功能光電子器件方面已經展示了巨大的潛力。有關二維材料一般是三維立體結構，二維材料的輕薄意味著它的場效應越來越好、高度越來越低，這也預示了工藝方面可以做進一步的微縮。新材料是臺積電下一步的努力方向,加之臺積電目前擁有的電晶體架構“增幅”，也助力了半導體技術的持續發展和推進。
IC整合度提高劍指設計革新
臺積電不僅致力於儲存器與CPU的結合，還會把各種不同功能的IC做異質性結合，包含微機電、射頻等等。臺積電未來發展趨勢在於針對不同的應用場景，對不同晶片做異構整合（以封裝的方式整合）。
IC設計方面，現階段一般利用矽片與矽片連線，而將來會有一定的革新，具體如：打穿VF，下一列向上穿，以取代銅箔基板的連線；或是6奈米連線，VF對VF直接連線。距離的縮短，意味著面積的縮小。
在開始設計IC時，採用將IC的設計劃分成塊的設計方案，便於將來更好的堆疊。I設計成一部分，邏輯設計成一部分，微機電設計成一部分，分別設計好後將各個部分串接。由於這種變化的過程，設計公司也需要在設計概念上做一些調整和改變。設計過程中，需要重新考慮在封裝時拉線的距離，這樣更有利於面積的縮小。
提高能效需軟硬體同步
臺積電針對提高能效比方面，實施了GPU專門處理繪圖的相應措施，其不僅提高了能效比，還可針對不同應用開闢新的IC，以專門處理事件。有關未來發展，專用的DSP或CPU無法處理的事件，或可使用軟體重構，硬體被軟體重構後可執行不同的特殊應用，以此來實現軟硬結合，從而使能效進一步提升。臺積電目標是能夠比傳統通用CPU能效比提升1000倍。
關於未來的應用場景未來的趨勢是，由於場景需求，依舊需要CPU、DSP。程式完成後，編譯器會對硬體的架構進行考慮分析。在執行程式時候，會重新構建編輯結構，以此來應對特殊應用場景。所有的功能在同一個應用場景中，經由軟語言與編譯器來最佳化、共享、使用加速器。
小結
電晶體的部分，臺積電會繼續順應摩爾定律向前發展，依託新材料，新架構，持續向前推進。關於3D封裝，臺積電使用持續堆疊的方法，使面積變小。設計方面得革新，助力IC整合度的體高。另外，軟體與硬體結合的方式，可以充分提高裝置在使用的場景時的能效。
技術和創新正在引發新一輪的產業變革。當前全球積體電路產業正處於技術變革時期，摩爾定律推進速度已經大幅放緩，積體電路技術發展路徑正逐步向多功能融合的趨勢轉變。 2019年世界半導體大會高峰論壇上，臺積電（南京）有限公司總經理羅鎮球在其“半導體產業發展趨勢”的主題演講中指出。
本文引用地址：http://www.eepw.com.cn/article/201906/401850.htm
臺積電（南京）有限公司總經理羅鎮球
現階段，無論是電腦、手機還是其他終端都需要人發出指令的。羅鎮球認為，未來這些裝置或者機器之間是可以互相溝通、互相下指令並服務於使用者的，而這就是所謂的萬物互聯。毋庸置疑，半導體是IT行業的最主要驅動因素之一，半導體應用持續增加，社會對半導體技術的期待與日俱增。
對於半導體產業的發展，羅鎮球表示，臺積電透過工藝支援推進摩爾定律向前、透過立體封裝推進摩爾定律向前、透過硬體和軟體結合提升能效比。
EUV助力光刻技術突破桎梏
在工藝的微縮演進過程中，EUV技術（遠紫外線光刻技術）功不可沒。光刻機的技術的難易主要觀察其波長，波長越短技術難度越高，意味著其精度也就越好。
如上圖，每一格表示10倍關係，臺積電先後進入248、193奈米的光刻機階段。193奈米的光刻機相容性較為強大，相容40nm至7nm所有規格，目前7nm工藝晶片臺積電已經做到批次生產，依舊採用40nm的40光刻機。
從未來發展角度看，193奈米的光刻機波長是193，而EUV的波長是13.5奈米，這也就意味著未來有關EUV的桎梏已經突破。在未來，光刻突破的過程已經不再是難題。
新材料是下一步努力方向
材料方面，電晶體結構由平坦式變為立體式，目前臺積電正著手研發一款更好的電晶體結構。另外，新型的二維材料具有很多傳統材料所不具備的獨特的光電效能，特別是其卓越的非線性光學特性在構築高效能、新功能光電子器件方面已經展示了巨大的潛力。有關二維材料一般是三維立體結構，二維材料的輕薄意味著它的場效應越來越好、高度越來越低，這也預示了工藝方面可以做進一步的微縮。新材料是臺積電下一步的努力方向,加之臺積電目前擁有的電晶體架構“增幅”，也助力了半導體技術的持續發展和推進。
IC整合度提高劍指設計革新
臺積電不僅致力於儲存器與CPU的結合，還會把各種不同功能的IC做異質性結合，包含微機電、射頻等等。臺積電未來發展趨勢在於針對不同的應用場景，對不同晶片做異構整合（以封裝的方式整合）。
IC設計方面，現階段一般利用矽片與矽片連線，而將來會有一定的革新，具體如：打穿VF，下一列向上穿，以取代銅箔基板的連線；或是6奈米連線，VF對VF直接連線。距離的縮短，意味著面積的縮小。
在開始設計IC時，採用將IC的設計劃分成塊的設計方案，便於將來更好的堆疊。I設計成一部分，邏輯設計成一部分，微機電設計成一部分，分別設計好後將各個部分串接。由於這種變化的過程，設計公司也需要在設計概念上做一些調整和改變。設計過程中，需要重新考慮在封裝時拉線的距離，這樣更有利於面積的縮小。
提高能效需軟硬體同步
臺積電針對提高能效比方面，實施了GPU專門處理繪圖的相應措施，其不僅提高了能效比，還可針對不同應用開闢新的IC，以專門處理事件。有關未來發展，專用的DSP或CPU無法處理的事件，或可使用軟體重構，硬體被軟體重構後可執行不同的特殊應用，以此來實現軟硬結合，從而使能效進一步提升。臺積電目標是能夠比傳統通用CPU能效比提升1000倍。
關於未來的應用場景未來的趨勢是，由於場景需求，依舊需要CPU、DSP。程式完成後，編譯器會對硬體的架構進行考慮分析。在執行程式時候，會重新構建編輯結構，以此來應對特殊應用場景。所有的功能在同一個應用場景中，經由軟語言與編譯器來最佳化、共享、使用加速器。
小結
電晶體的部分，臺積電會繼續順應摩爾定律向前發展，依託新材料，新架構，持續向前推進。關於3D封裝，臺積電使用持續堆疊的方法，使面積變小。設計方面得革新，助力IC整合度的體高。另外，軟體與硬體結合的方式，可以充分提高裝置在使用的場景時的能效。