本質的原因在於agp是同步並行訊號，而pci-e是非同步序列差分訊號。

AGP使用的是0.8v電平的並行訊號，時鐘由CLK訊號來同步，資料和地址透過32個AD（Address/Data）訊號的電平來傳輸。

隨著頻率的提高，這裡會有幾個問題：

其一是訊號傳輸的時間不可忽略，對線路的等長要求會提高，這裡的33根訊號必須一樣長，否則會出現同步風險（比如時鐘先於資料到達，而資料還未就位）。

其二是抗干擾和功耗之間的矛盾無法調和。由於環境中一定會存在電磁干擾，而agp採用的是非差分訊號，要保證訊號質量必須保持較高的邏輯電平。但功耗與頻率成正比，與電壓的平方成正比。

而pcie正是針對這些問題做了針對性的設計。

首先pcie使用的是非同步設計，每根通道內使用時鐘同步包進行同步，無需額外的時鐘訊號。這樣通道的傳送端可以自顧自的發，吞吐量可以大很多。

其次pcie使用的是差分訊號，也就是兩根線組成一個通道，P線比N線電平高表示邏輯1，反之表示邏輯0。佈局時，只需要單一通道的兩根線實現等長即可。同時，由於這兩根線在板上的走線非常接近，受到的電磁干擾也非常接近，所以干擾不會影響差分訊號的相對電平。這就使得差分訊號可以工作在更高的頻率，更低的電平上（壓差在400-800mv，眼圖開口可以低至283mv）。

其三，pcie的通道是上下行分離的，每一個pcie lane包含了兩對差分訊號，一對用於上行，一對用於下行，各自獨立，可以實現更高的資料吞吐量