上拉就是將不確定的訊號透過一個電阻嵌位在高電平！電阻同時起限流作用！上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。上下拉電阻：
1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC閘電路必須加上拉電阻，以提高輸出的高電平值。
3、為加大輸出引腳的驅動能力，有的微控制器管腳上也常使用上拉電阻。
4、在CMOS晶片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗， 提供洩荷通路。
5、晶片的管腳加上拉電阻來提高輸出電平，從而提高晶片輸入訊號的噪聲容限增強抗干擾能力。
6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。 上拉電阻：就是從電源高電平引出的電阻接到輸出 1，如果電平用OC(集電極開路，TTL)或OD(漏極開路，COMS)輸出，那麼不用上拉電阻是不能工作的， 這個很容易理解，管子沒有電源就不能輸出高電平了。 2，如果輸出電流比較大，輸出的電平就會降低（電路中已經有了一個上拉電阻，但是電阻太大，壓降太高），就可以用上拉電阻提供電流分量， 把電平“拉高”。（就是並一個電阻在IC內部的上拉電阻上， 讓它的壓降小一點）。當然管子按需要該工作線上性範圍的上拉電阻不能太小。當然也會用這個方式來實現閘電路電平的匹配。 需要注意的是，上拉電阻太大會引起輸出電平的延遲。（RC延時） 一般CMOS閘電路輸出不能給它懸空，都是接上拉電阻設定成高電平。 下拉電阻：和上拉電阻的原理差不多， 只是拉到GND去而已。 那樣電平就會被拉低。 下拉電阻一般用於設定低電平或者是阻抗匹配(抗回波干擾)。
上拉就是將不確定的訊號透過一個電阻嵌位在高電平！電阻同時起限流作用！上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。上下拉電阻：
1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC閘電路必須加上拉電阻，以提高輸出的高電平值。
3、為加大輸出引腳的驅動能力，有的微控制器管腳上也常使用上拉電阻。
4、在CMOS晶片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗， 提供洩荷通路。
5、晶片的管腳加上拉電阻來提高輸出電平，從而提高晶片輸入訊號的噪聲容限增強抗干擾能力。
6、提高匯流排的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。 上拉電阻：就是從電源高電平引出的電阻接到輸出 1，如果電平用OC(集電極開路，TTL)或OD(漏極開路，COMS)輸出，那麼不用上拉電阻是不能工作的， 這個很容易理解，管子沒有電源就不能輸出高電平了。 2，如果輸出電流比較大，輸出的電平就會降低（電路中已經有了一個上拉電阻，但是電阻太大，壓降太高），就可以用上拉電阻提供電流分量， 把電平“拉高”。（就是並一個電阻在IC內部的上拉電阻上， 讓它的壓降小一點）。當然管子按需要該工作線上性範圍的上拉電阻不能太小。當然也會用這個方式來實現閘電路電平的匹配。 需要注意的是，上拉電阻太大會引起輸出電平的延遲。（RC延時） 一般CMOS閘電路輸出不能給它懸空，都是接上拉電阻設定成高電平。 下拉電阻：和上拉電阻的原理差不多， 只是拉到GND去而已。 那樣電平就會被拉低。 下拉電阻一般用於設定低電平或者是阻抗匹配(抗回波干擾)。