晶片的設計，製造，封測每一個環節都有非常複雜的流程。儘量以圖片和通俗概念介紹。

首先，設計要有晶片要實現的規格目標，確定好設計目標後就用軟體語言（比如Vrrilog語言）將一顆 IC 地功能表達出來。接著就是檢查程式功能的正確性並持續修改，直到它滿足期望的功能為止。

接下來便是畫出平面的設計藍圖。在 晶片設計中，將這些程式碼放入電子設計自動化工具（EDA tool），透過電腦將 轉換成邏輯電路，產生如下的電路圖。之後，反覆的確定此邏輯閘設計圖是否符合規格並修改，直到功能正確為止。

最後，將合成完的程式碼再放入另一套 EDA tool，進行電路佈局與佈線。在經過不斷的檢測後，便會形成如下的電路圖。

其實設計晶片比上面要複雜的多，下面就是一張原理性的流程說明通用必要的設計步驟。

現在介紹製造這個環節。

晶片製作首先有個基板，然後在基板上進行光刻，層層堆疊，最後封裝。製作步驟用下圖說明。

簡單介紹各流程。

金屬濺鍍：將欲使用的金屬材料均勻灑在晶圓片上，形成一薄膜。

塗布光阻：先將光阻材料放在晶圓片上，透過光罩，將光束打在不要的部分上，破壞光阻材料結構。接著，再以化學藥劑將被破壞的材料洗去。

蝕刻技術：將沒有受光阻保護的矽晶圓，以離子束蝕刻。

光阻去除：使用去光阻液皆剩下的光阻溶解掉，如此便完成一次流程。

最後便會在一整片晶圓上完成很多 IC 晶片，接下來只要將完成的方形 IC 晶片剪下，便可送到封裝廠做封裝

最後介紹晶片測試環節。

晶片測試流程是將封裝後的晶片置於各種環境下測試其電氣特性，如消耗功率、執行速度、耐壓度等。經測試後的晶片，依其電氣特性劃分為不同等級。而特殊測試則是根據客戶特殊需求的技術引數，從相近引數規格、品種中拿出部分晶片，做有針對性的專門測試，看是否能滿足客戶的特殊需求，以決定是否須為客戶設計專用晶片。經一般測試合格的產品貼上規格、型號及出廠日期等標識的標籤並加以包裝後即可出廠。而未透過測試的晶片則視其達到的引數情況定作降級品或廢品。

晶片製造的難，就是難在要不斷地向物理極限發起挑戰，而且你永遠都不知道這個極限在哪裡。不同型別的晶片所面臨的物理極限都是不一樣的，下面我們分類來看一下。

3D-NAND晶片

NAND這個詞在外行的看來比較陌生，但實際上離我們並不遠，我們買的很多固態硬碟的核心儲存晶片，就是3D-NAND晶片。這個晶片的內部就像是一部住宅大廈，裡面有很多的小間隔，這個間隔就是電荷儲存的物理空間。那麼又為什麼叫它3D呢？因為原來NADA的小房子只能夠蓋一層，類似於一個平面，而3D-NADA可以在垂直方向上進行疊加，是一個立體的結構。這些小間隔是在半導體制造幾大基本模組批次製作的，每個小間隔的組成，是經過精確設計的導體、半導體、絕緣體材料。

中國產的3D-NADA晶片之所以落後，就是在於中國產的晶片堆疊層數較低，目前中國產的晶片最高可以做到64層，但是像三星、鎂光，卻可以做到128層以上。疊加的層數越多，工藝製造上的難度和問題就會越來越大，電路搭錯的機率就會越高。

3D-NADA晶片的製造難度在於既要在水平方向上解決增加圖案密度進而增加儲存密度，又要在垂直方向上解決高深寬比刻蝕均勻性的問題。

邏輯晶片

我們日常接觸的CPU晶片、顯示卡晶片都屬於這個範疇。邏輯芯片面對的首要問題就是，隨著摩爾定律的推進和尺寸的縮小。CMOS器件在某些電效能方面出現了衰退，這就需要新的器件設計。但是邏輯晶片不僅要解決微電子器件的問題，當尺寸縮小以後，工藝難度也會進一步增加。

要讓尺寸縮小，解析度更高，光刻工藝會採用浸沒式光刻，就是讓光源與光刻膠之間使用水來充當光路介質，這就是一個更高的挑戰。尺寸的縮小不僅僅體現在圖案的尺寸上，垂直方向的薄膜高度要求也越來越高，這樣的前提下，原子層積澱技術被髮明出來，這樣的薄膜厚度上可以精確地控制到只有幾層原子的厚度。

工藝越先進，工藝缺陷與失敗的機率也會增加，用術語來說，就是工藝的視窗在縮小，工藝引數浮動的範圍會越小。在關鍵的步驟裡，一旦工藝指標跑出了limit,晶片製造失敗的機率及風險就會大大增加。