計算機組成原理試題及答案4
一、選擇題（共20分，每題1分）
1．某機字長8位，採用補碼形式（其中1位為符號位），則機器數所能表示的範圍是______。
A．-127 ～ 127；
B．-128 ～ +128；
C．-128 ～ +127；
D．-128 ～ +128。
2．在_____的計算機系統中，外設可以和主儲存器單元統一編址，因此可以不使用I/O指令。
A．單匯流排；
B．雙匯流排；
C．三匯流排；
D．以上三種匯流排。
3．某計算機字長是32位，它的儲存容量是64KB．按字編址，它的定址範圍是______。
A．16KB；
B．16K；
C．32K；
D．32KB。
4．中斷向量可提供______。
A．被選中裝置的地址；
B．傳送資料的起始地址；
C．中斷服務程式入口地址；
D．主程式的斷點地址。
5．Cache的地址映象中 比較多的採用“按內容定址”的相聯儲存器來實現。
A．直接映象；
B．全相聯映象；
C．組相聯映象；
D．以上都有。
6．匯流排的非同步通訊方式______。
A．不採用時鐘訊號，只採用握手訊號；
B．既採用時鐘訊號，又採用握手訊號；
C．既不採用時鐘訊號，又不採用握手訊號；
D．採用時鐘訊號，不採用握手訊號。
7．在磁碟儲存器中，查詢時間是______。
A．使磁頭移動到要找的柱面上所需的時間；
B．在磁軌上找到要找的扇區所需的時間；
C．在扇區中找到要找的資料所需的時間。
D．以上都不對。
8．在控制器的控制訊號中，相容的訊號是______的訊號。
A．可以相互替代；
B．可以相繼出現；
C．可以同時出現；
D．不可以同時出現。
9．計算機操作的最小單位時間是______。
A．時鐘週期；
B．指令週期；
C．CPU週期；
D．執行週期。
10．CPU不包括______。
A．地址暫存器；
B．指令暫存器IR；
C．地址譯碼器；
D．通用暫存器。
11． 定址便於處理陣列問題。
A．間接定址；
B．變址定址；
C．相對定址；
D．立即定址。
12．設暫存器內容為10000000，若它等於0，則為______。
A．原碼；
B．補碼；
C．反碼；
D．移碼。
13．若一個8位元組成的字元至少需10個位元來傳送，這是______傳送方式。
A．同步；
B．非同步；
C．並聯；
D．混合。
14．設機器字長為32位，儲存容量為16MB，若按雙字編址，其定址範圍是 。
A．8MB；
B．2M；
C．4M；
D．16M。
15． 定址對於實現程式浮動提供了較好的支援。
D．直接定址。
16．超標量技術是______。
A．縮短原來流水線的處理器週期；
B．在每個時鐘週期內同時併發多條指令；
C．把多條能並行操作的指令組合成一條具有多個操作碼欄位的指令；
17．在控制器的控制方式中，機器週期內的時鐘週期個數可以不相同，這屬於______。
A．同步控制；
B．非同步控制；
C．聯合控制；
D．區域性控制。
18．I/O與主機交換資訊的方式中，中斷方式的特點是______。
A．CPU與裝置序列工作，傳送與主程式序列工作；
B．CPU與裝置並行工作，傳送與主程式序列工作；
C．CPU與裝置並行工作，傳送與主程式並行工作；
D．CPU與裝置序列工作，傳送與主程式並行工作。
19．當定點運算髮生溢位時，應______ 。
A．向左規格化；
B．向右規格化；
C．發出出錯資訊；
D．舍入處理。
20．在一地址格式的指令中，下列 是正確的。
A．僅有一個運算元，其地址由指令的地址碼提供；
B．可能有一個運算元，也可能有兩個運算元；
C．一定有兩個運算元，另一個是隱含的；
D．指令的地址碼欄位存放的一定是操作碼。
二、填空題（共20分，每空1分）
1．設浮點數階碼為8位（含1位階符），尾數為24位（含1位數符），則32位二進位制補碼浮點規格化數對應的十進位制真值範圍是：最大正數為 A ，最小正數為 B ，最大負數為 C ，最小負數為 D 。
2．在匯流排複用的CPU中， A 和 B 共用一組匯流排，必須採用 C 控制的方法，先給 D 訊號，並用 E 訊號將其儲存。
3．微指令格式可分為 A 型和 B 型兩類，其中 C 型微指令用較長的微程式結構換取較短的微指令結構。
4．如果Cache的容量為128塊，在直接映象下，主存中第i塊映象到快取第 A 塊。
5．I/O和CPU之間不論是採用序列傳送還是並行傳送，它們之間的聯絡方式（定時方
式）可分為 A 、 B 、 C 三種。
6．設n = 4位（不包括符號位在內），原碼兩位乘需做 A 次移位，最多做
B 次加法；補碼Booth演算法需做 C 次移位，最多做 D 次加法。
三、名詞解釋（共10分，每題2分）
1．非同步控制方式
2．向量地址
3．直接定址
4．欄位直接編碼
5．多重中斷
四、計算題（5分）
設浮點數字長為32位，欲表示±6萬的十進位制數，在保證數的最大精度條件下，除階符、數符各取1位外，階碼和尾數各取幾位？按這樣分配，該浮點數溢位的條件是什麼？
五、簡答題（15分）
1．某機主存容量為4M×16位，且儲存字長等於指令字長，若該機的指令系統具備85種操作。操作碼位數固定，且具有直接、間接、立即、相對、基址、變址六種定址方式。（5分）
（1）畫出一地址指令格式並指出各欄位的作用；
（2）該指令直接定址的最大範圍（十進位制表示）；
（3）一次間址的定址範圍（十進位制表示）；
（4）相對定址的位移量（十進位制表示）。
2．程式查詢方式和程式中斷方式都要由程式實現外圍裝置的輸入/輸出，它們有何不
同？（5分）
3．某機有五個中斷源，按中斷響應的優先順序由高到低為L0,L1,L2,L3,L4，現要求優先順序改為L4,L3,L2,L1,L0，寫出各中斷源的遮蔽字。（5分）
中斷源 遮蔽字
0 1 2 3 4
L0
L1
L2
L3
L4
六、問答題（20分）
（1）畫出主機框圖（要求畫到暫存器級）；
（2）若儲存器容量為64K×32位，指出圖中各暫存器的位數；
（3）寫出組合邏輯控制器完成 ADD X （X為主存地址）指令發出的全部微操作命令及節拍安排。
（4）若採用微程式控制，還需增加哪些微操作？
七、設計題（10分）
設CPU共有16根地址線，8根資料線，並用 作訪存控制訊號（低電平有效）用 作讀寫控制訊號（高電平為讀，低電平為寫）。現有下列儲存晶片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138譯碼器和各種閘電路，如圖所示。畫出CPU與儲存器連線圖，要求：
（1）主存地址空間分配：A000H～A7FFH為系統程式區；A800H～AFFFH為使用者程式區。
（2）合理選用上述儲存晶片，說明各選幾片，並寫出每片儲存晶片的二進位制地址範圍。
（3）詳細畫出儲存晶片的片選邏輯。
計算機組成原理試題4答案
1．C 2．C 3．B 4．C 5．B 6．A 7．A
8．C 9．A 10．C 11．B 12．D 13．B 14．B
15．C 16．B 17．A 18．B 19．C 20．B
1．A．2127(1-2－23) B．2－129 C．2－128(-2－1-2－23) D．-2
2．A．地址線 B．資料線 C．分時 D．地址
E．地址鎖存
3．A．垂直 B．水平 C．垂直
4．A．i mod128
5．A．立即響應 B．非同步定時 C．同步定時
6．A．2 B．3 C．4 D．5
三、名詞解釋（共10 每題2分）
1． 非同步控制方式
答：非同步控制不存在基準時標訊號，微操作的時序是由專用的應答線路控制的，即控制器發出某一個微操作控制訊號後，等待執行部件完成該操作時所發回的“回答”或“終了”訊號，再開始下一個微操作。
答：向量地址是存放服務程式入口地址的儲存單元地址，它由硬體形成
3．雙重分組跳躍進位
答：n位全加器分成若干大組，大組內又分成若干小組，大組中小組的最高進位同時產生，大組與大組間的進位序列傳送。
答：欄位直接編碼就是將微指令的操作控制欄位分成若干段，將一組互斥的微命令放在一個欄位內，透過對這個欄位譯碼，便可對應每一個微命令，這種方式因靠欄位直接譯碼發出微命令，故又有顯式編碼之稱。
答：多重中斷即指CPU在處理中斷的過程中，又出現了新的中斷請求，此時若CPU暫停現行的中斷處理，轉去處理新的中斷請求，即多重中斷。
四、計算題（共5分）
答：【解】 因為216 = 65536
則±6萬的十進位制數需16位二進位制數表示。
對於尾數為16位的浮點數，因16需用5位二進位制數表示，即
(16)十 = (10000)二，
故除階符外，階碼至少取5位。為了保證數的最大精度，最終階碼取5位，尾數取32 -1 - 1 - 5 = 25位。
按這樣分配，當階碼大於 +31時，浮點數溢位，需中斷處理。]
五、簡答題（共15分）
1．（5分）答：
（1） 一地址指令格式為（1分）
OP M A
OP 操作碼欄位，共7位，可反映85種操作；
M 定址方式特徵欄位，共3位，可反映6種定址方式；
A 形式地址欄位，共16 –7 – 3 = 6位 （1分）
（2） 直接定址的最大範圍為26 =64 （1分）
（3） 由於儲存字長為32位，故一次間址的定址範圍為216 = 65536（1分）
（4） 相對定址的位移量為 – 32 ~ + 31 （1分）
2．（5分）答：程式查詢方式是使用者在程式中安排一段輸入輸出程式，它由I/O指令、測試指令和轉移指令等組成。CPU一旦啟動I/O後，就進入這段程式，時刻查詢I/O準備的情況，若未準備就緒就踏步等待；若準備就緒就實現傳送。在輸入輸出的全部過程中，CPU停止自身的操作。
程式中斷方式雖也要用程式實現外部裝置的輸入、輸出，但它只是以中斷服務程式的形式插入到使用者現行程式中。即CPU啟動I/O後，繼續自身的工作，不必查詢I/O的狀態。而I/O被啟動後，便進入自身的準備階段，當其準備就緒時，向CPU提出中斷請求，此時若滿足條件，CPU暫停現行程式，轉入該裝置的中斷服務程式，在服務程式中實現資料的傳送。
3．（5分）答：（每寫對一個遮蔽字1分）
設遮蔽位為“1”時表示對應的中斷源被遮蔽，遮蔽字排列如下：
L4 1 0 0 0 0
1 1 0 0 0
1 1 1 0 0
1 1 1 1 0
1 1 1 1 1
六、問答題（共20分）
（1）（5分）
（2）（5分）
ACC MQ ALU X IR MDR PC MAR
32 32 32 32 32 32 16 16
（3）（5分）
T0 PC→MAR 1→R
T1 M(MAR)→MDR (PC)+1→PC
T2 MDR→IR OP(IR)→ID
T0 Ad(IR)→MAR 1→R
T1 M(MAR)→MDR
T2 (AC)+(MDR)→AC
(4)（5分）
取指 Ad(CMDR)→CMAR
OP(IR)→微地址形成部件→CMAR
執行 Ad(CMDR)→CMAR
七、設計題（共10分）
（1） 根據主存地址空間分配為：（2分）
A15 … A11 … A7 … A3 … A0
2K×8位ROM 1片
1K×4位RAM 2片
（2）選出所用晶片型別及數量
對應A000H～A7FFH系統程式區，選用一片2K×8位ROM晶片；（1分）
對應A800H～AFFFH使用者程式區，選用4片1K×4位RAM晶片。（1分）
（3）CPU與儲存晶片的連線圖如圖所示（6分）
全國高等教育自學考試計算機組成原理模擬試題及解析
第一部分 選擇題（共15分）
一、單項選擇題（本大題共15小題，每小題1分，共15分。在每小題列出的四個備選項中只有一個是符合題目要求的，請將其程式碼填寫在題後的括號內。錯選、多選或未選均無分。）
1．若十進位制資料為 137.625，則其二進位制數為（ ）。
A．10001001.11 B．10001001.101 C．10001011.101 D．1011111.101
【分析】十進位制數轉化為二進位制數時，整數部分和小數部分要用不同的方法來處理。整數部分的轉化採用除基取餘法：將整數除以2，所得餘數即為2進位制數的個位上數碼，再將商除以2，餘數為八進位制十位上的數碼……如此反覆進行，直到商是0為止；對於小數的轉化，採用乘基取整法：將小數乘以2，所得積的整數部分即為二進位制數十分位上的數碼，再將此積的小數部分乘以2，所得積的整數部分為二進位制數百分位上的數碼，如此反覆……直到積是0為止。此題經轉換後得八進位制數為10001001.101。
【答案】B
2．如果 [X]補=11110011，則[-X]補是（）。
A．11110011 B．01110011 C．00001100 D．00001101
【分析】不論X是正數還是負數，由[X]補求[-X]補的方法是對[X]補求補，即連同符號位一起按位取反，末位加1。本題[-X]補就是00001101。
【答案】D
3．一個n+1位整數移碼的數值範圍是（ ）
A．-2n+1 C．-2n≤x≤2n-1 D．-2 n+1≤x≤2 n-1
【分析】字長為n+1位，符號位為1位，則數值位為n位。當表示負數時，符號位為0，數值位全0為負數且值最小，為-2n；當表示正數時，符號位為1，數值位全為1時值最大，為2n-1
【答案】C
4．快速進位加法器的進位生成訊號g和進位傳播訊號p，其中g和p定義為：gi=xiyi ，p=xi+yi。第i位加法器產生的進位 是（ ）。
A．xi +yi B． C． D．xi yi ci
【分析】在設計多位的加法器時，為了加快運算速度而採用了快速進位電路，即對加法器的每一位都生成兩個訊號：進位生成訊號g和進位傳播訊號p其中g和p定義為：gi=xiyi ，p=xi+yi。第i位加法器產生的進位： 。
5．原碼乘法是（ ）。
A．先取運算元絕對值相乘，符號位單獨處理
B．用原碼錶示運算元，然後直接相乘
C．被乘數用原碼錶示，乘數取絕對值，然後相乘
D．乘數用原碼錶示，被乘數取絕對值，然後相乘
【分析】原碼一位乘法中，符號位與數值位是分開進行計算的。運算結果的數值部分是乘數與被乘數數值位的乘積，符號是乘數與被乘數符號位的異或。
【答案】A
6．動態半導體儲存器的特點是（ ）
A．在工作中儲存器內容會產生變化
B．每次讀出後，需要根據原存內容重新寫入一遍
C．每隔一定時間，需要根據原存內容重新寫入一遍
D．在工作中需要動態地改變訪存地址
【分析】動態半導體儲存器是利用電容儲存電荷的特性記錄資訊，由於電容會放電，必須在電荷流失前對電容充電，即重新整理。方法是每隔一定時間，根據原存內容重新寫入一遍。
7．主儲存器和CPU之間增加高速緩衝儲存器的目的是（ ）。
A．解決CPU和主存之間的速度匹配問題
B．擴大主儲存器的容量
C．擴大CPU中通用暫存器的數量
D．既擴大主存容量又擴大CPU通用暫存器數量
【分析】高速緩衝儲存器是為提高儲存器頻寬而在主儲存器速度匹配問題。
8．指令系統中採用不同定址方式的目的主要是（ ）。
A．實現儲存程式和程式控制
B．縮短指令長度，擴大定址空間，提高程式設計靈活性
C．可以直接訪問外存
D．提供擴充套件操作碼的可能並降低譯碼難度
【分析】計算機的指令系統中對運算元的定址採用不同的定址方式，可以在有限的指令程式碼長度範圍內增加指令的數量，可以擴大對內部儲存器的訪問空間，既擴大定址空間，同時又給程式設計人員提供了更多程式設計的靈活性。
9．單地址指令中為了完成兩個數的算術運算，除地址碼指明的一個運算元外，另一個數常採用（ ）。
A．堆疊定址 B．立即定址 C．隱含定址 D．間接定址
【分析】單地址指令中為了完成兩個數的算術運算，除地址碼指明的一個運算元外，另一個數常採用隱含的定址方式，這樣就可以在指令中省略對另一個運算元的描述，從而可減少機器指令程式碼的長度。
10．從控制儲存器中讀取一條微指令並執行相應操作的時間叫（ ）。
A．CPU週期 B．微週期 C．時鐘週期 D．機器週期
【分析】各種時間週期單位的含義如下：CPU週期是指完成一次CPU操作需要的時間；微週期是指計算機執行一條微指令所需要的時間，也就是從控制儲存器中讀取一條微指令並執行相應操作的時間；時鐘週期是指由計算機內部的時鐘發生器所產生的時鐘訊號的週期時間，它是所有時間單位中週期最小的機器週期：指令執行中每一步操作所需的時間，一般以CPU中完成一個運算操作所需時間作為機器週期的基本時間。
11．微程式控制器比組合邏輯控制器速度要慢，主要是由於增加了從（ ）讀取微指令的時間。
A．主儲存器 B．控制儲存器 C．快取記憶體 D．指令暫存器
【分析】微程式控制方式下，由於微程式儲存在控制儲存器內，每一條微指令的執行都需要對控制儲存器進行訪問，執行的速度比用組合邏輯控制器直接產生控制訊號的方式慢。
12．序列介面是指（）。
A．主機和介面之間、介面和外設之間都採用序列傳送
B．主機和介面之間序列傳送，介面和外設之間並行傳送
C．主機和介面之間並行傳送，介面和外設之間序列傳送
D．系統匯流排採用序列匯流排
【分析】主機的工作速度較快，因此主機和介面之間採用並行傳送；外設的工作速度較慢，因此介面和外設之間採用序列傳送。
13．“匯流排忙”訊號由（ ）建立。
A．獲得匯流排控制權的裝置 B．發出“匯流排請求”的裝置
C．匯流排控制器 D．CPU
【分析】在匯流排控制機制中，準備使用匯流排的裝置向匯流排控制器發出“匯流排請求”由匯流排控制器進行裁決。如果經裁決允許該裝置使用匯流排，就由匯流排控制器向該裝置發出一個“匯流排允許”訊號。該裝置接收到此訊號後，發出一個“匯流排忙”訊號用來通知其他裝置匯流排己被佔用。當該裝置使用完匯流排時，將“匯流排忙”訊號撤銷，釋放匯流排。
計算機組成原理試題及答案4
一、選擇題（共20分，每題1分）
1．某機字長8位，採用補碼形式（其中1位為符號位），則機器數所能表示的範圍是______。
A．-127 ～ 127；
B．-128 ～ +128；
C．-128 ～ +127；
D．-128 ～ +128。
2．在_____的計算機系統中，外設可以和主儲存器單元統一編址，因此可以不使用I/O指令。
A．單匯流排；
B．雙匯流排；
C．三匯流排；
D．以上三種匯流排。
3．某計算機字長是32位，它的儲存容量是64KB．按字編址，它的定址範圍是______。
A．16KB；
B．16K；
C．32K；
D．32KB。
4．中斷向量可提供______。
A．被選中裝置的地址；
B．傳送資料的起始地址；
C．中斷服務程式入口地址；
D．主程式的斷點地址。
5．Cache的地址映象中 比較多的採用“按內容定址”的相聯儲存器來實現。
A．直接映象；
B．全相聯映象；
C．組相聯映象；
D．以上都有。
6．匯流排的非同步通訊方式______。
A．不採用時鐘訊號，只採用握手訊號；
B．既採用時鐘訊號，又採用握手訊號；
C．既不採用時鐘訊號，又不採用握手訊號；
D．採用時鐘訊號，不採用握手訊號。
7．在磁碟儲存器中，查詢時間是______。
A．使磁頭移動到要找的柱面上所需的時間；
B．在磁軌上找到要找的扇區所需的時間；
C．在扇區中找到要找的資料所需的時間。
D．以上都不對。
8．在控制器的控制訊號中，相容的訊號是______的訊號。
A．可以相互替代；
B．可以相繼出現；
C．可以同時出現；
D．不可以同時出現。
9．計算機操作的最小單位時間是______。
A．時鐘週期；
B．指令週期；
C．CPU週期；
D．執行週期。
10．CPU不包括______。
A．地址暫存器；
B．指令暫存器IR；
C．地址譯碼器；
D．通用暫存器。
11． 定址便於處理陣列問題。
A．間接定址；
B．變址定址；
C．相對定址；
D．立即定址。
12．設暫存器內容為10000000，若它等於0，則為______。
A．原碼；
B．補碼；
C．反碼；
D．移碼。
13．若一個8位元組成的字元至少需10個位元來傳送，這是______傳送方式。
A．同步；
B．非同步；
C．並聯；
D．混合。
14．設機器字長為32位，儲存容量為16MB，若按雙字編址，其定址範圍是 。
A．8MB；
B．2M；
C．4M；
D．16M。
15． 定址對於實現程式浮動提供了較好的支援。
A．間接定址；
B．變址定址；
C．相對定址；
D．直接定址。
16．超標量技術是______。
A．縮短原來流水線的處理器週期；
B．在每個時鐘週期內同時併發多條指令；
C．把多條能並行操作的指令組合成一條具有多個操作碼欄位的指令；
D．以上都不對。
17．在控制器的控制方式中，機器週期內的時鐘週期個數可以不相同，這屬於______。
A．同步控制；
B．非同步控制；
C．聯合控制；
D．區域性控制。
18．I/O與主機交換資訊的方式中，中斷方式的特點是______。
A．CPU與裝置序列工作，傳送與主程式序列工作；
B．CPU與裝置並行工作，傳送與主程式序列工作；
C．CPU與裝置並行工作，傳送與主程式並行工作；
D．CPU與裝置序列工作，傳送與主程式並行工作。
19．當定點運算髮生溢位時，應______ 。
A．向左規格化；
B．向右規格化；
C．發出出錯資訊；
D．舍入處理。
20．在一地址格式的指令中，下列 是正確的。
A．僅有一個運算元，其地址由指令的地址碼提供；
B．可能有一個運算元，也可能有兩個運算元；
C．一定有兩個運算元，另一個是隱含的；
D．指令的地址碼欄位存放的一定是操作碼。
二、填空題（共20分，每空1分）
1．設浮點數階碼為8位（含1位階符），尾數為24位（含1位數符），則32位二進位制補碼浮點規格化數對應的十進位制真值範圍是：最大正數為 A ，最小正數為 B ，最大負數為 C ，最小負數為 D 。
2．在匯流排複用的CPU中， A 和 B 共用一組匯流排，必須採用 C 控制的方法，先給 D 訊號，並用 E 訊號將其儲存。
3．微指令格式可分為 A 型和 B 型兩類，其中 C 型微指令用較長的微程式結構換取較短的微指令結構。
4．如果Cache的容量為128塊，在直接映象下，主存中第i塊映象到快取第 A 塊。
5．I/O和CPU之間不論是採用序列傳送還是並行傳送，它們之間的聯絡方式（定時方
式）可分為 A 、 B 、 C 三種。
6．設n = 4位（不包括符號位在內），原碼兩位乘需做 A 次移位，最多做
B 次加法；補碼Booth演算法需做 C 次移位，最多做 D 次加法。
三、名詞解釋（共10分，每題2分）
1．非同步控制方式
2．向量地址
3．直接定址
4．欄位直接編碼
5．多重中斷
四、計算題（5分）
設浮點數字長為32位，欲表示±6萬的十進位制數，在保證數的最大精度條件下，除階符、數符各取1位外，階碼和尾數各取幾位？按這樣分配，該浮點數溢位的條件是什麼？
五、簡答題（15分）
1．某機主存容量為4M×16位，且儲存字長等於指令字長，若該機的指令系統具備85種操作。操作碼位數固定，且具有直接、間接、立即、相對、基址、變址六種定址方式。（5分）
（1）畫出一地址指令格式並指出各欄位的作用；
（2）該指令直接定址的最大範圍（十進位制表示）；
（3）一次間址的定址範圍（十進位制表示）；
（4）相對定址的位移量（十進位制表示）。
2．程式查詢方式和程式中斷方式都要由程式實現外圍裝置的輸入/輸出，它們有何不
同？（5分）
3．某機有五個中斷源，按中斷響應的優先順序由高到低為L0,L1,L2,L3,L4，現要求優先順序改為L4,L3,L2,L1,L0，寫出各中斷源的遮蔽字。（5分）
中斷源 遮蔽字
0 1 2 3 4
L0
L1
L2
L3
L4
六、問答題（20分）
（1）畫出主機框圖（要求畫到暫存器級）；
（2）若儲存器容量為64K×32位，指出圖中各暫存器的位數；
（3）寫出組合邏輯控制器完成 ADD X （X為主存地址）指令發出的全部微操作命令及節拍安排。
（4）若採用微程式控制，還需增加哪些微操作？
七、設計題（10分）
設CPU共有16根地址線，8根資料線，並用 作訪存控制訊號（低電平有效）用 作讀寫控制訊號（高電平為讀，低電平為寫）。現有下列儲存晶片：1K×4位RAM，4K×8位RAM，2K×8位ROM，以及74138譯碼器和各種閘電路，如圖所示。畫出CPU與儲存器連線圖，要求：
（1）主存地址空間分配：A000H～A7FFH為系統程式區；A800H～AFFFH為使用者程式區。
（2）合理選用上述儲存晶片，說明各選幾片，並寫出每片儲存晶片的二進位制地址範圍。
（3）詳細畫出儲存晶片的片選邏輯。
計算機組成原理試題4答案
一、選擇題（共20分，每題1分）
1．C 2．C 3．B 4．C 5．B 6．A 7．A
8．C 9．A 10．C 11．B 12．D 13．B 14．B
15．C 16．B 17．A 18．B 19．C 20．B
二、填空題（共20分，每空1分）
1．A．2127(1-2－23) B．2－129 C．2－128(-2－1-2－23) D．-2
2．A．地址線 B．資料線 C．分時 D．地址
E．地址鎖存
3．A．垂直 B．水平 C．垂直
4．A．i mod128
5．A．立即響應 B．非同步定時 C．同步定時
6．A．2 B．3 C．4 D．5
三、名詞解釋（共10 每題2分）
1． 非同步控制方式
答：非同步控制不存在基準時標訊號，微操作的時序是由專用的應答線路控制的，即控制器發出某一個微操作控制訊號後，等待執行部件完成該操作時所發回的“回答”或“終了”訊號，再開始下一個微操作。
2．向量地址
答：向量地址是存放服務程式入口地址的儲存單元地址，它由硬體形成
3．雙重分組跳躍進位
答：n位全加器分成若干大組，大組內又分成若干小組，大組中小組的最高進位同時產生，大組與大組間的進位序列傳送。
4．欄位直接編碼
答：欄位直接編碼就是將微指令的操作控制欄位分成若干段，將一組互斥的微命令放在一個欄位內，透過對這個欄位譯碼，便可對應每一個微命令，這種方式因靠欄位直接譯碼發出微命令，故又有顯式編碼之稱。
5．多重中斷
答：多重中斷即指CPU在處理中斷的過程中，又出現了新的中斷請求，此時若CPU暫停現行的中斷處理，轉去處理新的中斷請求，即多重中斷。
四、計算題（共5分）
答：【解】 因為216 = 65536
則±6萬的十進位制數需16位二進位制數表示。
對於尾數為16位的浮點數，因16需用5位二進位制數表示，即
(16)十 = (10000)二，
故除階符外，階碼至少取5位。為了保證數的最大精度，最終階碼取5位，尾數取32 -1 - 1 - 5 = 25位。
按這樣分配，當階碼大於 +31時，浮點數溢位，需中斷處理。]
五、簡答題（共15分）
1．（5分）答：
（1） 一地址指令格式為（1分）
OP M A
OP 操作碼欄位，共7位，可反映85種操作；
M 定址方式特徵欄位，共3位，可反映6種定址方式；
A 形式地址欄位，共16 –7 – 3 = 6位 （1分）
（2） 直接定址的最大範圍為26 =64 （1分）
（3） 由於儲存字長為32位，故一次間址的定址範圍為216 = 65536（1分）
（4） 相對定址的位移量為 – 32 ~ + 31 （1分）
2．（5分）答：程式查詢方式是使用者在程式中安排一段輸入輸出程式，它由I/O指令、測試指令和轉移指令等組成。CPU一旦啟動I/O後，就進入這段程式，時刻查詢I/O準備的情況，若未準備就緒就踏步等待；若準備就緒就實現傳送。在輸入輸出的全部過程中，CPU停止自身的操作。
程式中斷方式雖也要用程式實現外部裝置的輸入、輸出，但它只是以中斷服務程式的形式插入到使用者現行程式中。即CPU啟動I/O後，繼續自身的工作，不必查詢I/O的狀態。而I/O被啟動後，便進入自身的準備階段，當其準備就緒時，向CPU提出中斷請求，此時若滿足條件，CPU暫停現行程式，轉入該裝置的中斷服務程式，在服務程式中實現資料的傳送。
3．（5分）答：（每寫對一個遮蔽字1分）
設遮蔽位為“1”時表示對應的中斷源被遮蔽，遮蔽字排列如下：
中斷源 遮蔽字
0 1 2 3 4
L0
L1
L2
L3
L4 1 0 0 0 0
1 1 0 0 0
1 1 1 0 0
1 1 1 1 0
1 1 1 1 1
六、問答題（共20分）
（1）（5分）
（2）（5分）
ACC MQ ALU X IR MDR PC MAR
32 32 32 32 32 32 16 16
（3）（5分）
T0 PC→MAR 1→R
T1 M(MAR)→MDR (PC)+1→PC
T2 MDR→IR OP(IR)→ID
T0 Ad(IR)→MAR 1→R
T1 M(MAR)→MDR
T2 (AC)+(MDR)→AC
(4)（5分）
取指 Ad(CMDR)→CMAR
OP(IR)→微地址形成部件→CMAR
執行 Ad(CMDR)→CMAR
七、設計題（共10分）
（1） 根據主存地址空間分配為：（2分）
A15 … A11 … A7 … A3 … A0
2K×8位ROM 1片
1K×4位RAM 2片
1K×4位RAM 2片
（2）選出所用晶片型別及數量
對應A000H～A7FFH系統程式區，選用一片2K×8位ROM晶片；（1分）
對應A800H～AFFFH使用者程式區，選用4片1K×4位RAM晶片。（1分）
（3）CPU與儲存晶片的連線圖如圖所示（6分）
全國高等教育自學考試計算機組成原理模擬試題及解析
第一部分 選擇題（共15分）
一、單項選擇題（本大題共15小題，每小題1分，共15分。在每小題列出的四個備選項中只有一個是符合題目要求的，請將其程式碼填寫在題後的括號內。錯選、多選或未選均無分。）
1．若十進位制資料為 137.625，則其二進位制數為（ ）。
A．10001001.11 B．10001001.101 C．10001011.101 D．1011111.101
【分析】十進位制數轉化為二進位制數時，整數部分和小數部分要用不同的方法來處理。整數部分的轉化採用除基取餘法：將整數除以2，所得餘數即為2進位制數的個位上數碼，再將商除以2，餘數為八進位制十位上的數碼……如此反覆進行，直到商是0為止；對於小數的轉化，採用乘基取整法：將小數乘以2，所得積的整數部分即為二進位制數十分位上的數碼，再將此積的小數部分乘以2，所得積的整數部分為二進位制數百分位上的數碼，如此反覆……直到積是0為止。此題經轉換後得八進位制數為10001001.101。
【答案】B
2．如果 [X]補=11110011，則[-X]補是（）。
A．11110011 B．01110011 C．00001100 D．00001101
【分析】不論X是正數還是負數，由[X]補求[-X]補的方法是對[X]補求補，即連同符號位一起按位取反，末位加1。本題[-X]補就是00001101。
【答案】D
3．一個n+1位整數移碼的數值範圍是（ ）
A．-2n+1 C．-2n≤x≤2n-1 D．-2 n+1≤x≤2 n-1
【分析】字長為n+1位，符號位為1位，則數值位為n位。當表示負數時，符號位為0，數值位全0為負數且值最小，為-2n；當表示正數時，符號位為1，數值位全為1時值最大，為2n-1
【答案】C
4．快速進位加法器的進位生成訊號g和進位傳播訊號p，其中g和p定義為：gi=xiyi ，p=xi+yi。第i位加法器產生的進位 是（ ）。
A．xi +yi B． C． D．xi yi ci
【分析】在設計多位的加法器時，為了加快運算速度而採用了快速進位電路，即對加法器的每一位都生成兩個訊號：進位生成訊號g和進位傳播訊號p其中g和p定義為：gi=xiyi ，p=xi+yi。第i位加法器產生的進位： 。
【答案】B
5．原碼乘法是（ ）。
A．先取運算元絕對值相乘，符號位單獨處理
B．用原碼錶示運算元，然後直接相乘
C．被乘數用原碼錶示，乘數取絕對值，然後相乘
D．乘數用原碼錶示，被乘數取絕對值，然後相乘
【分析】原碼一位乘法中，符號位與數值位是分開進行計算的。運算結果的數值部分是乘數與被乘數數值位的乘積，符號是乘數與被乘數符號位的異或。
【答案】A
6．動態半導體儲存器的特點是（ ）
A．在工作中儲存器內容會產生變化
B．每次讀出後，需要根據原存內容重新寫入一遍
C．每隔一定時間，需要根據原存內容重新寫入一遍
D．在工作中需要動態地改變訪存地址
【分析】動態半導體儲存器是利用電容儲存電荷的特性記錄資訊，由於電容會放電，必須在電荷流失前對電容充電，即重新整理。方法是每隔一定時間，根據原存內容重新寫入一遍。
【答案】C
7．主儲存器和CPU之間增加高速緩衝儲存器的目的是（ ）。
A．解決CPU和主存之間的速度匹配問題
B．擴大主儲存器的容量
C．擴大CPU中通用暫存器的數量
D．既擴大主存容量又擴大CPU通用暫存器數量
【分析】高速緩衝儲存器是為提高儲存器頻寬而在主儲存器速度匹配問題。
【答案】A
8．指令系統中採用不同定址方式的目的主要是（ ）。
A．實現儲存程式和程式控制
B．縮短指令長度，擴大定址空間，提高程式設計靈活性
C．可以直接訪問外存
D．提供擴充套件操作碼的可能並降低譯碼難度
【分析】計算機的指令系統中對運算元的定址採用不同的定址方式，可以在有限的指令程式碼長度範圍內增加指令的數量，可以擴大對內部儲存器的訪問空間，既擴大定址空間，同時又給程式設計人員提供了更多程式設計的靈活性。
【答案】B
9．單地址指令中為了完成兩個數的算術運算，除地址碼指明的一個運算元外，另一個數常採用（ ）。
A．堆疊定址 B．立即定址 C．隱含定址 D．間接定址
【分析】單地址指令中為了完成兩個數的算術運算，除地址碼指明的一個運算元外，另一個數常採用隱含的定址方式，這樣就可以在指令中省略對另一個運算元的描述，從而可減少機器指令程式碼的長度。
【答案】C
10．從控制儲存器中讀取一條微指令並執行相應操作的時間叫（ ）。
A．CPU週期 B．微週期 C．時鐘週期 D．機器週期
【分析】各種時間週期單位的含義如下：CPU週期是指完成一次CPU操作需要的時間；微週期是指計算機執行一條微指令所需要的時間，也就是從控制儲存器中讀取一條微指令並執行相應操作的時間；時鐘週期是指由計算機內部的時鐘發生器所產生的時鐘訊號的週期時間，它是所有時間單位中週期最小的機器週期：指令執行中每一步操作所需的時間，一般以CPU中完成一個運算操作所需時間作為機器週期的基本時間。
【答案】B
11．微程式控制器比組合邏輯控制器速度要慢，主要是由於增加了從（ ）讀取微指令的時間。
A．主儲存器 B．控制儲存器 C．快取記憶體 D．指令暫存器
【分析】微程式控制方式下，由於微程式儲存在控制儲存器內，每一條微指令的執行都需要對控制儲存器進行訪問，執行的速度比用組合邏輯控制器直接產生控制訊號的方式慢。
【答案】B
12．序列介面是指（）。
A．主機和介面之間、介面和外設之間都採用序列傳送
B．主機和介面之間序列傳送，介面和外設之間並行傳送
C．主機和介面之間並行傳送，介面和外設之間序列傳送
D．系統匯流排採用序列匯流排
【分析】主機的工作速度較快，因此主機和介面之間採用並行傳送；外設的工作速度較慢，因此介面和外設之間採用序列傳送。
【答案】C
13．“匯流排忙”訊號由（ ）建立。
A．獲得匯流排控制權的裝置 B．發出“匯流排請求”的裝置
C．匯流排控制器 D．CPU
【分析】在匯流排控制機制中，準備使用匯流排的裝置向匯流排控制器發出“匯流排請求”由匯流排控制器進行裁決。如果經裁決允許該裝置使用匯流排，就由匯流排控制器向該裝置發出一個“匯流排允許”訊號。該裝置接收到此訊號後，發出一個“匯流排忙”訊號用來通知其他裝置匯流排己被佔用。當該裝置使用完匯流排時，將“匯流排忙”訊號撤銷，釋放匯流排。
【答案】A