序列通訊
一條資訊的各位資料被逐位按順序傳送的通訊方式稱為序列通訊。序列通訊的特點是：資料位傳送，傳按位順序進行，最少只需一根傳輸線即可完成，成本低但送速度慢。序列通訊的距離可以從幾米到幾千米。 根據資訊的傳送方向，序列通訊可以進一步分為單工、半雙工和全雙工三種。資訊只能單向傳送為單工；資訊能雙向傳送但不能同時雙向傳送稱為半雙工；資訊能夠同時雙向傳送則稱為全雙工。 序列通訊又分為非同步通訊和同步通訊兩種方式。在微控制器中，主要使用非同步通訊方式。
序列通訊中，兩個裝置之間透過一對訊號線進行通訊，其中一根為訊號線，另外一根為訊號地線，訊號電流透過訊號線到達目標裝置，再經過訊號地線返回，構成一個訊號迴路。
初級讀者會產生疑問：為何不讓訊號電流從電源地線返回？答案：公共地線上存在各種雜亂的電流，可以輕而易舉地把訊號淹沒。因此所有的訊號線都使用訊號地線而不是電源地線，以避免干擾。
這一對訊號線每次只傳送1bit（位元）的訊號，比如1Byte（位元組）的訊號需要8次才能發完。傳輸的訊號可以是資料、指令或者控制訊號，這取決於採用的是何種通訊協議以及傳輸狀態。序列訊號本身也可以帶有時鐘資訊，並且可以透過演算法校正時鐘。因此不需要額外的時鐘訊號進行控制。
並行通訊中，基本原理與序列通訊沒有區別。只不過使用了成倍的訊號線路，從而一次可以傳送更多bit的訊號。
並行通訊通常可以一次傳送8bit、16bit、32bit甚至更高的位數，相應地就需要8根、16根、32根訊號線，同時需要加入更多的訊號地線。比如傳統的PATA線路有40根線，其中有16根訊號線和7根訊號地線，其他為各種控制線，一次可以傳送2Byte的資料。並行通訊中，資料訊號中無法攜帶時鐘資訊，為了保證各對訊號線上的訊號時序一致，並行裝置需要嚴格同步時鐘訊號，或者採用額外的時鐘訊號線。
透過序列通訊與並行通訊的對比，可以看出：序列通訊很簡單，但是相對速度低；並行通訊比較複雜，但是相對速度高。更重要的是，序列線路僅使用一對訊號線，線路成本低並且抗干擾能力強，因此可以用在長距離通訊上；而並行線路使用多對訊號線（還不包括額外的控制線路），線路成本高並且抗干擾能力差，因此對通訊距離有非常嚴格的限制。
歷史
最早的計算機裝置之間全部採用序列介面，比如硬碟介面、印表機介面、通訊埠等等。那時候都是分立元件的電路設計，如果採用並行介面，元件的數量和佔用的空間將成倍增長。比如一個8bit並行線路的介面元件數量將是序列線路的8倍（你得為每根訊號線配置一套接收電路）。這個時期的資料通訊只能是非常簡單而低速的。
但是積體電路技術的出現帶來了一個轉變，當大量元件可以整合到一個小小的晶片上時，並行通訊變得廉價而方便了。不論是8bit、16bit還是更高位數的並行線路，只需要一個並行介面晶片就可以處理，這比一個處理序列通訊的晶片成本高不到哪裡去。與序列通訊相比，並行通訊在同樣的工作頻率下，通訊速度就可以整倍提高。因此適應了當時計算機裝置發展的需要，硬碟、印表機等速度較快的裝置開始使用並行通訊，PATA、SCSI、Parallel Port成為最為流行的並行通訊介面，被大眾所熟知。不過並行線路固有的一些缺點仍然限制了並行通訊的應用範圍，至於超高速通訊和長距離通訊方面，由於線路成本比介面成本要重要得多，因此一直都是序列通訊的應用領域。
除了並行通訊具有速度優勢以外，序列通訊自身也有一個問題。在計算機內部，資料往往都是並行方式傳送的，當採用序列方式與外界通訊時必須經過串/並轉換處理。在早期積體電路規模較小的時代，串/並轉換電路的處理能力十分有限，因此序列通訊的速度無法提高。隨著如今整合技術的發展，邏輯電路的整合能力大大提高，甚至超過了IO連線單元的整合水平，從而逐步解決了串/並轉換速度的限制。另一方面，現在整合邏輯處理電路的成本也比IO連線單元更便宜，因此序列通訊再次顯示出它的優勢。如果說積體電路技術一度幫助並行通訊流行起來，那麼現在的高度整合水平則幫助序列通訊重返主流應用領域。
序列通訊
一條資訊的各位資料被逐位按順序傳送的通訊方式稱為序列通訊。序列通訊的特點是：資料位傳送，傳按位順序進行，最少只需一根傳輸線即可完成，成本低但送速度慢。序列通訊的距離可以從幾米到幾千米。 根據資訊的傳送方向，序列通訊可以進一步分為單工、半雙工和全雙工三種。資訊只能單向傳送為單工；資訊能雙向傳送但不能同時雙向傳送稱為半雙工；資訊能夠同時雙向傳送則稱為全雙工。 序列通訊又分為非同步通訊和同步通訊兩種方式。在微控制器中，主要使用非同步通訊方式。
序列通訊中，兩個裝置之間透過一對訊號線進行通訊，其中一根為訊號線，另外一根為訊號地線，訊號電流透過訊號線到達目標裝置，再經過訊號地線返回，構成一個訊號迴路。
初級讀者會產生疑問：為何不讓訊號電流從電源地線返回？答案：公共地線上存在各種雜亂的電流，可以輕而易舉地把訊號淹沒。因此所有的訊號線都使用訊號地線而不是電源地線，以避免干擾。
這一對訊號線每次只傳送1bit（位元）的訊號，比如1Byte（位元組）的訊號需要8次才能發完。傳輸的訊號可以是資料、指令或者控制訊號，這取決於採用的是何種通訊協議以及傳輸狀態。序列訊號本身也可以帶有時鐘資訊，並且可以透過演算法校正時鐘。因此不需要額外的時鐘訊號進行控制。
並行通訊中，基本原理與序列通訊沒有區別。只不過使用了成倍的訊號線路，從而一次可以傳送更多bit的訊號。
並行通訊通常可以一次傳送8bit、16bit、32bit甚至更高的位數，相應地就需要8根、16根、32根訊號線，同時需要加入更多的訊號地線。比如傳統的PATA線路有40根線，其中有16根訊號線和7根訊號地線，其他為各種控制線，一次可以傳送2Byte的資料。並行通訊中，資料訊號中無法攜帶時鐘資訊，為了保證各對訊號線上的訊號時序一致，並行裝置需要嚴格同步時鐘訊號，或者採用額外的時鐘訊號線。
透過序列通訊與並行通訊的對比，可以看出：序列通訊很簡單，但是相對速度低；並行通訊比較複雜，但是相對速度高。更重要的是，序列線路僅使用一對訊號線，線路成本低並且抗干擾能力強，因此可以用在長距離通訊上；而並行線路使用多對訊號線（還不包括額外的控制線路），線路成本高並且抗干擾能力差，因此對通訊距離有非常嚴格的限制。
歷史
最早的計算機裝置之間全部採用序列介面，比如硬碟介面、印表機介面、通訊埠等等。那時候都是分立元件的電路設計，如果採用並行介面，元件的數量和佔用的空間將成倍增長。比如一個8bit並行線路的介面元件數量將是序列線路的8倍（你得為每根訊號線配置一套接收電路）。這個時期的資料通訊只能是非常簡單而低速的。
但是積體電路技術的出現帶來了一個轉變，當大量元件可以整合到一個小小的晶片上時，並行通訊變得廉價而方便了。不論是8bit、16bit還是更高位數的並行線路，只需要一個並行介面晶片就可以處理，這比一個處理序列通訊的晶片成本高不到哪裡去。與序列通訊相比，並行通訊在同樣的工作頻率下，通訊速度就可以整倍提高。因此適應了當時計算機裝置發展的需要，硬碟、印表機等速度較快的裝置開始使用並行通訊，PATA、SCSI、Parallel Port成為最為流行的並行通訊介面，被大眾所熟知。不過並行線路固有的一些缺點仍然限制了並行通訊的應用範圍，至於超高速通訊和長距離通訊方面，由於線路成本比介面成本要重要得多，因此一直都是序列通訊的應用領域。
除了並行通訊具有速度優勢以外，序列通訊自身也有一個問題。在計算機內部，資料往往都是並行方式傳送的，當採用序列方式與外界通訊時必須經過串/並轉換處理。在早期積體電路規模較小的時代，串/並轉換電路的處理能力十分有限，因此序列通訊的速度無法提高。隨著如今整合技術的發展，邏輯電路的整合能力大大提高，甚至超過了IO連線單元的整合水平，從而逐步解決了串/並轉換速度的限制。另一方面，現在整合邏輯處理電路的成本也比IO連線單元更便宜，因此序列通訊再次顯示出它的優勢。如果說積體電路技術一度幫助並行通訊流行起來，那麼現在的高度整合水平則幫助序列通訊重返主流應用領域。