晶振的工作原理 一、什麼是晶振? 晶振是石英振盪器的簡稱，英文名為Crystal，它是時鐘電路中最重要的部件，它的主要作用是向顯示卡、網絡卡、主機板等配件的各部分提供基準頻率，它就像個標尺，工作頻率不穩定會造成相關裝置工作頻率不穩定，自然容易出現問題。晶振還有個作用是在電路產生震盪電流,發出時鐘訊號. 晶振是晶體振盪器的簡稱。它用一種能把電能和機械能相互轉化的晶體在共振的狀態下工作，以提供穩定，精確的單頻振盪。在通常工作條件下，普通的晶振頻率絕對精度可達百萬分之五十。高階的精度更高。有些晶振還可以由外加電壓在一定範圍內調整頻率，稱為壓控振盪器（VCO）。 晶振在數位電路的基本作用是提供一個時序控制的標準時刻。數位電路的工作是根據電路設計，在某個時刻專門完成特定的任務，如果沒有一個時序控制的標準時刻，整個數位電路就會成為“聾子”，不知道什麼時刻該做什麼事情了。 晶振的作用是為系統提供基本的時鐘訊號。通常一個系統共用一個晶振，便於各部分保持同步。有些通訊系統的基頻和射頻使用不同的晶振，而透過電子調整頻率的方法保持同步。 晶振通常與鎖相環電路配合使用，以提供系統所需的時鐘頻率。如果不同子系統需要不同頻率的時鐘訊號，可以用與同一個晶振相連的不同鎖相環來提供。 電路中，為了得到交流訊號，可以用RC、LC諧振電路取得，但這些電路的振盪頻率並不穩定。在要求得到高穩定頻率的電路中，必須使用石英晶體振盪電路。石英晶體具有高品質因數，振盪電路採用了恆溫、穩壓等方式以後，振盪頻率穩定度可以達到10^(-9)至10^(-11)。廣泛應用在通訊、時鐘、手錶、計算機……需要高穩定訊號的場合。 石英晶振不分正負極, 外殼是地線，其兩條不分正負 二、晶振的使用 晶振，在電氣上它可以等效成一個電容和一個電阻並聯再串聯一個電容的二端網路，電工學上這個網路有兩個諧振點，以頻率的高低分其中較低 的頻率是串聯諧振，較高的頻率是並聯諧振。由於晶體自身的特性致使這兩個頻率的距離相當的接近，在這個極窄的頻率範圍內，晶振等效為一個電感，所以只要晶 振的兩端並聯上合適的電容它就會組成並聯諧振電路。這個並聯諧振電路加到一個負反饋電路中就可以構成正弦波振盪電路，由於晶振等效為電感的頻率範圍很窄， 所以即使其他元件的引數變化很大，這個振盪器的頻率也不會有很大的變化。 晶振有一個重要的引數，那就是負載電容值，選擇與負載電容值相等的並聯電容，就可以得到晶振標稱的諧振頻率。 一般的晶振振盪電路都是在一個反相放大器（注意是放大器不是反相器）的兩端接入晶振，再有兩個電容分別接到晶振的兩端，每個電容的另一端再接到地，這兩個電容串聯的容量值就應該等於負載電容，請注意一般IC的引腳都有等效輸入電容，這個不能忽略。 一般的晶振的負載電容為15p或12.5p ，如果再考慮元件引腳的等效輸入電容，則兩個22p的電容構成晶振的振盪電路就是比較好的選擇。 晶振是為電路提供頻率基準的元器件，通常分成有源晶振和無源晶振兩個大類，無源晶振需要晶片內部有振盪器，並且晶振的訊號電壓根據起振電路而定，允許不同的電壓，但無源晶振通常訊號質量和精度較差，需要精確匹配外圍電路（電感、電容、電阻等），如需更換晶振時要同時更換外圍的電路。有源晶振不需要晶片的內部振盪器，可以提供高精度的頻率基準，訊號質量也較無源晶振要好。 每種晶片的手冊上都會提供外部晶振輸入的標準電路，會表明晶片的最高可使用頻率等引數，在設計電路時要掌握。與計算機用CPU不同，微控制器現在所能接收的晶振頻率相對較低，但對於一般控制電路來說足夠了。 晶體振盪器也分為無源晶振和有源晶振兩種型別。無源晶振與有源晶振（諧振）的英文名稱不同，無源晶振為crystal（晶體），而有源晶振則叫做oscillator（振盪器）。無源晶振需要藉助於時鐘電路才能產生振盪訊號，自身無法振盪起來，所以“無源晶振”這個說法並不準確；有源晶振是一個完整的諧振振盪器。 諧振振盪器包括石英（或其晶體材料）晶體諧振器，陶瓷諧振器，LC諧振器等。 晶振與諧振振盪器有其共同的交集有源晶體諧振振盪器。 石英晶片所以能做振盪電路（諧振）是基於它的壓電效應，從物理學中知道，若在晶片的兩個極板間加一電場，會使晶體產生機械變形；反之，若在極板間施加機械力，又會在相應的方向上產生電場，這種現象稱為壓電效應。如在極板間所加的是交變電壓，就會產生機械變形振動，同時機械變形振動又會產生交變電場。一般來說，這種機械振動的振幅是比較小的，其振動頻率則是很穩定的。但當外加交變電壓的頻率與晶片的固有頻率（決定於晶片的尺寸）相等時，機械振動的幅度將急劇增加，這種現象稱為壓電諧振，因此石英晶體又稱為石英晶體諧振器。 其特點是頻率穩定度很高。 石英晶體振盪器與石英晶體諧振器都是提供穩定電路頻率的一種電子器件。石英晶體振盪器是利用石英晶體的壓電效應來起振，而石英晶體諧振器是利用石英晶體和內建IC來共同作用來工作的。振盪器直接應用於電路中，諧振器工作時一般需要提供3.3V電壓來維持工作。振盪器比諧振器多了一個重要技術引數為：諧振電阻（RR），諧振器沒有電阻要求。RR的大小直接影響電路的效能，也是各商家競爭的一個重要引數。 三、概述 微控制器的時鐘源可以分為兩類：基於機械諧振器件的時鐘源，如晶振、陶瓷諧振槽路；基於相移電路的時鐘源，如：RC (電阻、電容)振盪器。矽振盪器通常是完全整合的RC振盪器，為了提高穩定性，包含有時鐘源、匹配電阻和電容、溫度補償等。 機械式諧振器與RC振盪器的主要區別 基於晶振與陶瓷諧振槽路(機械式)的振盪器通常能提供非常高的初始精度和較低的溫度係數。相對而言，RC振盪器能夠快速啟動，成本也比較低，但通常在整個溫度和工作電源電壓範圍內精度較差，會在標稱輸出頻率的5%至50%範圍內變化。圖1所示的電路能產生可靠的時鐘訊號，但其效能受環境條件和電路元件選擇以及振盪器電路佈局的影響。需認真對待振盪器電路的元件選擇和線路板佈局。在使用時，陶瓷諧振槽路和相應的負載電容必須根據特定的邏輯系列進行最佳化。具有高Q值的晶振對放大器的選擇並不敏感，但在過驅動時很容易產生頻率漂移(甚至可能損壞)。影響振盪器工作的環境因素有：電磁干擾(EMI)、機械震動與衝擊、溼度和溫度。這些因素會增大輸出頻率的變化，增加不穩定性，並且在有些情況下，還會造成振盪器停振。 振盪器模組 上述大部分問題都可以透過使用振盪器模組避免。這些模組自帶振盪器、提供低阻方波輸出，並且能夠在一定條件下保證執行。最常用的兩種型別是晶振模組和整合矽振盪器。晶振模組提供與分立晶振相同的精度。矽振盪器的精度要比分立RC振盪器高，多數情況下能夠提供與陶瓷諧振槽路相當的精度。 功耗 選擇振盪器時還需要考慮功耗。分立振盪器的功耗主要由反饋放大器的電源電流以及電路內部的電容值所決定。CMOS放大器功耗與工作頻率成正比，可以表示為功率耗散電容值。比如，HC04反相器閘電路的功率耗散電容值是90pF。在4MHz、5V電源下工作時，相當於1.8mA的電源電流。再加上20pF的晶振負載電容，整個電源電流為2.2mA。 陶瓷諧振槽路一般具有較大的負載電容，相應地也需要更多的電流。 相比之下，晶振模組一般需要電源電流為10mA至60mA。 矽振盪器的電源電流取決於其型別與功能，範圍可以從低頻(固定)器件的幾個微安到可程式設計器件的幾個毫安。一種低功率的矽振盪器，如MAX7375，工作在4MHz時只需不到2mA的電流。 時鐘電路晶振與時鐘IC晶片 主機板時鐘晶片電路提供給CPU，主機板晶片組和各級匯流排（CPU匯流排，AGP匯流排，PCI匯流排，PCIE匯流排等）和主機板各個介面部分基本工作頻率，有了它，計算機才能在CPU控制下，按步就班，協調地完成各項功能工作： 1.晶振的工作原理： 主機板時鐘晶片即分頻器的原始工作振盪頻率，由石英晶體多諧振盪器的諧振頻率來產生，晶振其實是一個頻率產生器，他主要把傳進去的電壓轉化為頻率訊號。提供給分頻率一個基準的14.318MHZ的振盪頻率，它是一個多諧振盪器的正回饋環電路，也就是說它把輸入作為輸出，把輸出作為輸入的回饋頻率，象這樣一個永無休止的迴圈自激過程。 ⒉在主機板上常見的時鐘晶振：有14.318M（主時鐘）與32.768HZ（南橋 旁邊的時鐘） ⒊時鐘IC晶片簡介：他主要起著放大頻率和縮小頻率的作用，他和晶振組合後才能在主機板上起作用。我們把他稱做為時鐘發生器（晶振+時鐘IC晶片） ⒋時鐘發生器的工作原理：時鐘我們可以把他定義為各個部件的匯流排頻率速度，他起著分配給各個部件的頻率使他們能夠正常工作。當晶振通電後發出的頻率送入時鐘IC晶片，它的各腳會傳出相對應的頻率通個時鐘IC晶片旁邊的電阻（時鐘IC晶片旁邊左右兩邊一排的小電阻基本為220=22歐，330=33歐）.而記憶體，與AGP這些高速的時鐘是由北橋內部提供給它的，（注有些主機板AGP時鐘不是由北橋提供的)將頻率訊號分配到主機板各個部件,如（PCI 33M，CPU 100M133M200M I/O 48M和14M，南橋33M &14M北橋100M7&133M&200M 時鐘IC晶片 上面講到了時鐘的產生，那他是如何工作的接下來我給大家講解一下時鐘IC晶片.時鐘IC晶片的工作條件： ①.供電→他的供電基本上都經過個子較大的貼片電感進入時鐘IC晶片（貼片電感時鐘IC晶片附近就可以找到 因為他比其它帖片要胖一點）。時鐘IC晶片早期的供電有2組到3組：2組供電為2.5V與3.3V 3組供電為2.5V與2.8V時鐘IC晶片後期的供電有1組到2組：1組為+3.3V 2組為3.3V與2.5V ②PG訊號是在啟動時輸出電壓都穩定後再給電腦一個啟動訊號，讓電腦正式啟動，而在意外斷電時也能及時地送出關機訊號讓電腦馬上停止工作，對電腦的穩定和外設起了很大的保護作用。PG訊號基本是透過時鐘IC晶片旁邊的阻值較大的電阻（10K、4.7K電阻）進入時鐘IC晶片內部的（PG要高於1.5V）當供電與PG都正常後時鐘IC晶片內部才能正常工作，和晶體一起產生振盪，在晶體的兩腳均可以看到波形。晶體的兩腳之間的阻值在450---700歐之間。在它的兩腳各有1V左右的電壓，由分頻器提供。他才能把14.318晶振送來的時鐘頻率放大或縮小後輸給主機板的各個部件. 時鐘電路構架 上面大家知道了它的各個主成部分後，再來看看它的整個構架圖 PLL是Phase-Locked Loop的縮寫，中文含意為鎖相環。PLL基本上是一個閉環的反饋控制系統，它可以使PLL的輸出可以與一個參考訊號保持固定的相位關係。PLL一般由鑑相器、電荷放大器（Charge Pump）、低通濾波器、壓控振盪器、以及某種形式的輸出轉換器組成。為了使得PLL的輸出頻率是參考時鐘的倍數關係，在PLL的反饋路徑或（和）參考訊號路徑上還可以放置分頻器。PLL的功能示意圖如下圖所示： 壓控振盪器產生週期性的輸出訊號，如果其輸出頻率低於參考訊號的頻率，鑑相器透過電荷放大器改變控制電壓使壓控振盪器就的輸出頻率提高。如果壓控振盪器的輸出頻率高於參考訊號的頻率，鑑相器透過電荷放大器改變控制電壓使壓控振盪器就的輸出頻率降低。低通濾波器的作用是平滑電荷放大器的輸出，這樣在鑑相器進行微小調整的時候，系統趨向一個穩態。 負載電容及反饋電阻 可能有些初學者會對晶振的頻率感到奇怪，12M、24M之類的晶振較好理解，選用如11.0592MHZ的晶振給人一種奇怪的感覺，這個問題解釋起來比較麻煩，如果初學者在練習串列埠程式設計的時候就會對此有所理解，這種晶振主要是可以方便和精確的設計串列埠或其它非同步通訊時的波特率。 問： 我發現在使用晶振時會和它並一個電阻,一般1M以上,我把它去掉,板子仍可正常工作,請問這個電阻有什麼用?可以不用嗎? 我有看到過不用的!不理解~ 答： 這個電阻是反饋電阻，是為了保證反相器輸入端的工作點電壓在VDD/2，這樣在振盪訊號反饋在輸入端時，能保證反相器工作在適當的工作區。雖然你去掉該電 阻時，振盪電路仍工作了。但是如果從示波器看振盪波形就會不一致了，而且可能會造成振盪電路因工作點不合適而停振。所以千萬不要省略此電阻。 這個電阻是為了使本來為邏輯反相器的器件工作線上性區, 以獲得增益, 在飽和區是沒有增益的, 而沒有增益是無法振盪的. 如果用晶片中的反相器來作振盪, 必須外接這個電阻, 對於CMOS而言可以是1M以上, 對於TTL則比較複雜, 視不同型別(S,LS...)而定. 如果是晶片指定的晶振引腳, 如在某些微處理器中, 常常可以不加, 因為晶片內部已經制作了, 要仔細閱讀DATA SHEET的有關說明. 和晶振並聯的電阻作為負載，一般1M歐。也有和晶振串聯的電阻為諧振電阻。. 問：晶振的引數裡有配用的諧振電容值。比如說32.768K的是12.5pF；4.096M的是20pF. 這個值和實際電路中晶振上接的兩個電容值是什麼關係？像DS1302用的就是32.768K的晶振，它內部的電容是6pF的 答： 你所說的是晶振的負載電容值。指的是晶振交流電路中，參與振盪的，與晶振串聯或並聯的電容值。晶振電路的頻率主要由晶振決定，但既然負載電容參與振盪，必 然會對頻率起微調作用的。負載電容越小，振盪電路頻率就會越高4.096MHz的負載電容為20pF，說明晶振本身的諧振頻率<4.096MHz， 但如果讓20pF的電容參與振盪，頻率就會升高為4.096MHz。或許有人會問為什麼這麼麻煩，不如將晶振直接做成4.096MHz而不用負載電容？不 是沒有這樣的晶振，但實際電路設計中有多種振盪形式，為了振盪反饋訊號的相移等原因，也有為了頻率偏差便於調整等原因，大都電路中均有電容參與振盪。為了 準確掌握晶振電路中該用多大的電容，只要把握晶體負載電容應等於振盪迴路中的電容+雜散電容就可以了。你所說的IC中6pF的電容就可看作雜散電容 石英晶體振盪器是利用石英晶體（二氧化矽的結晶體）的壓電效應制成的一種諧振器件，它的基本結構大致是從一塊石英晶體上按一定方位角切下薄片（簡稱為晶片，它可以是正方形、矩形或圓形等），在它的兩個對應面上塗敷銀層作為電極，在每個電極上各焊一根引線接到管腳 上，再加上封裝外殼就構成了石英晶體諧振器，簡稱為石英晶體或晶體、晶振。其產品一般用金屬外殼封裝，也有用玻璃殼、陶瓷或塑膠封裝的。 石英晶體的壓電效應：若在石英晶體的兩個電極上加一電場，晶片就會產生機械變形。反之，若在晶片的兩側施加機械壓力，則在晶片相應的方向上將產生電場，這種物理現象稱為壓電效應。注意，這種效應是可逆的。如果在晶片的兩極上加交變電壓，晶片就會產生機械振動，同時晶片的機械振動又會產生交變電場。在一般情況下，晶片機械振動的振幅和交變電場的振幅非常微小，但當外加交變電壓的頻率為某一特定值時，振幅明顯加大，比其他頻率下的振幅大得多，這種現象稱為壓電諧振，它與LC迴路的諧振現象十分相似。它的諧振頻率與晶片的切割方式、幾何形狀、尺寸等有關。 晶振在電氣上可以等效成一個電容和一個電阻並聯再串聯一個電容的二端網路，電工學上這個網路有兩個諧振點，以頻率的高低分其中較低的頻率為串聯諧振，較高的頻率為並聯諧振。由於晶體自身的特性致使這兩個頻率的距離相當的接近，在這個極窄的頻率範圍內，晶振等效為一個電感，所以只要晶振的兩端並聯上合適的電容它就會組成並聯諧振電路。這個並聯諧振電路加到一個負反饋電路中就可以構成正弦波振盪電路，由於晶振等效為電感的頻率範圍很窄，所以即使其他元件的引數變化很大，這個振盪器的頻率也不會有很大的變化。 晶振有一個重要的引數，那就是負載電容值，選擇與負載電容值相等的並聯電容，就可以得到晶振標稱的諧振頻率。 一般的晶振振盪電路都是在一個反相放大器（注意是放大器不是反相器）的兩端接入晶振，再有兩個電容分別接到晶振的兩端，每個電容的另一端再接到地，這兩個電容串聯的容量值就應該等於負載電容，請注意一般IC的引腳都有等效輸入電容，這個不能忽略。 一般的晶振的負載電容為15p或12.5p ，如果再考慮元件引腳的等效輸入電容，則兩個22p的電容構成晶振的振盪電路就是比較好的選擇。 晶體振盪器也分為無源晶振和有源晶振兩種型別。無源晶振與有源晶振（諧振）的英文名稱不同，無源晶振為crystal（晶體），而有源晶振則叫做oscillator（振盪器）。無源晶振需要藉助於時鐘電路才能產生振盪訊號，自身無法振盪起來，所以“無源晶振”這個說法並不準確；有源晶振是一個完整的諧振振盪器。 石英晶體振盪器與石英晶體諧振器都是提供穩定電路頻率的一種電子器件。石英晶體振盪器是利用石英晶體的壓電效應來起振，而石英晶體諧振器是利用石英晶體和內建IC共同作用來工作的。振盪器直接應用於電路中，諧振器工作時一般需要提供3.3V電壓來維持工作。振盪器比諧振器多了一個重要技術引數：諧振電阻（RR），諧振器沒有電阻要求。RR的大小直接影響電路的效能，因此這是各商家競爭的一個重要引數。 四、無源晶體與有源晶振的區別、應用範圍及用法： 1、無源晶體——無源晶體需要用DSP片內的振盪器，在datasheet上有建議的連線方法。無源晶體沒有電壓的問題，訊號電平是可變的，也就是說是根據起振電路來決定的，同樣的晶體可以適用於多種電壓，可用於多種不同時鐘訊號電壓要求的DSP，而且價格通常也較低，因此對於一般的應用如果條件許可建議用晶體，這尤其適合於產品線豐富批次大的生產者。無源晶體相對於晶振而言其缺陷是訊號質量較差，通常需要精確匹配外圍電路（用於訊號匹配的電容、電感、電阻等），更換不同頻率的晶體時周邊配置電路需要做相應的調整。建議採用精度較高的石英晶體，儘可能不要採用精度低的陶瓷警惕。 2、有源晶振——有源晶振不需要DSP的內部振盪器，訊號質量好，比較穩定，而且連線方式相對簡單（主要是做好電源濾波，通常使用一個電容和電感構成的PI型濾波網路，輸出端用一個小阻值的電阻過濾訊號即可），不需要複雜的配置電路。有源晶振通常的用法：一腳懸空，二腳接地，三腳接輸出，四腳接電壓。相對於無源晶體，有源晶振的缺陷是其訊號電平是固定的，需要選擇好合適輸出電平，靈活性較差，而且價格高。對於時序要求敏感的應用，個人認為還是有源的晶振好，因為可以選用比較精密的晶振，甚至是高檔的溫度補償晶振。有些DSP內部沒有起振電路，只能使用有源的晶振，如TI 的6000系列等。有源晶振相比於無源晶體通常體積較大，但現在許多有源晶振是表貼的，體積和晶體相當，有的甚至比許多晶體還要小。 幾點注意事項： 1、需要倍頻的DSP需要配置好PLL周邊配置電路，主要是隔離和濾波； 2、20MHz以下的晶體晶振基本上都是基頻的器件，穩定度好，20MHz以上的大多是諧波的（如3次諧波、5次諧波等等），穩定度差，因此強烈建議使用低頻的器件，畢竟倍頻用的PLL電路需要的周邊配置主要是電容、電阻、電感，其穩定度和價格方面遠遠好於晶體晶振器件； 3、時鐘訊號走線長度儘可能短，線寬儘可能大，與其它印製線間距儘可能大，緊靠器件佈局佈線，必要時可以走內層，以及用地線包圍； 4、透過背板從外部引入時鐘訊號時有特殊的設計要求，需要詳細參考相關的資料。 此外還要做一些說明： 總體來說晶振的穩定度等方面好於晶體，尤其是精密測量等領域，絕大多數用的都是高檔的晶振，這樣就可以把各種補償技術整合在一起，減少了設計的複雜性。試想，如果採用晶體，然後自己設計波形整形、抗干擾、溫度補償，那樣的話設計的複雜性將是什麼樣的呢？我們這裡設計射頻電路等對時鐘要求高的場合，就是採用高精度溫補晶振的，工業級的要好幾百元一個。 特殊領域的應用如果找不到合適的晶振，也就是說設計的複雜性超出了市場上成品晶振水平，就必須自己設計了，這種情況下就要選用晶體了，不過這些晶體肯定不是市場上的普通晶體，而是特殊的高階晶體，如紅寶石晶體等等。 更高要求的領域情況更特殊，我們這裡在高精度測試時採用的時鐘甚至是原子鐘、銣鍾等裝置提供的，透過專用的射頻接外掛連線，是個大型裝置，相當笨重。 晶振：即所謂石英晶體諧振器和石英晶體時鐘振盪器的統稱。不過由於在消費類電子產品中，諧振器用的更多，所以一般的概念中把晶振就等同於諧振器理 解了。後者就是通常所指鍾振。 2、 分類。首先說一下諧振器。 諧振器一般分為外掛（Dip）和貼片（SMD）。外掛中又分為HC-49U、HC-49U/S、音叉型（圓柱）。HC-49U一般稱49U，有些採購俗稱 “高型”，而HC-49U/S一般稱49S，俗稱“矮型”。音叉型按照體積分可分為3*8，2*6，1*5，1*4等等。貼片型是按大小和腳位來分類。例如7*5（0705）、6*3.5（0603），5*3.2（5032）等等。腳位有4pin和2pin之分。 而振盪器也是可以分為外掛和貼片。外掛的可以按大小和腳位來分。例如所謂全尺寸的，又稱長方形或者14pin，半尺寸的又稱為正方形或者8pin。不過要注意的是，這裡的14pin和8pin都是指振盪器內部核心IC的腳位數，振盪器本身是4pin。而從不同的應用層面來分，又可分為OSC(普通鍾振)， TCXO（溫度補償），VCXO（壓控），OCXO（恆溫）等等。
晶振的工作原理 一、什麼是晶振? 晶振是石英振盪器的簡稱，英文名為Crystal，它是時鐘電路中最重要的部件，它的主要作用是向顯示卡、網絡卡、主機板等配件的各部分提供基準頻率，它就像個標尺，工作頻率不穩定會造成相關裝置工作頻率不穩定，自然容易出現問題。晶振還有個作用是在電路產生震盪電流,發出時鐘訊號. 晶振是晶體振盪器的簡稱。它用一種能把電能和機械能相互轉化的晶體在共振的狀態下工作，以提供穩定，精確的單頻振盪。在通常工作條件下，普通的晶振頻率絕對精度可達百萬分之五十。高階的精度更高。有些晶振還可以由外加電壓在一定範圍內調整頻率，稱為壓控振盪器（VCO）。 晶振在數位電路的基本作用是提供一個時序控制的標準時刻。數位電路的工作是根據電路設計，在某個時刻專門完成特定的任務，如果沒有一個時序控制的標準時刻，整個數位電路就會成為“聾子”，不知道什麼時刻該做什麼事情了。 晶振的作用是為系統提供基本的時鐘訊號。通常一個系統共用一個晶振，便於各部分保持同步。有些通訊系統的基頻和射頻使用不同的晶振，而透過電子調整頻率的方法保持同步。 晶振通常與鎖相環電路配合使用，以提供系統所需的時鐘頻率。如果不同子系統需要不同頻率的時鐘訊號，可以用與同一個晶振相連的不同鎖相環來提供。 電路中，為了得到交流訊號，可以用RC、LC諧振電路取得，但這些電路的振盪頻率並不穩定。在要求得到高穩定頻率的電路中，必須使用石英晶體振盪電路。石英晶體具有高品質因數，振盪電路採用了恆溫、穩壓等方式以後，振盪頻率穩定度可以達到10^(-9)至10^(-11)。廣泛應用在通訊、時鐘、手錶、計算機……需要高穩定訊號的場合。 石英晶振不分正負極, 外殼是地線，其兩條不分正負 二、晶振的使用 晶振，在電氣上它可以等效成一個電容和一個電阻並聯再串聯一個電容的二端網路，電工學上這個網路有兩個諧振點，以頻率的高低分其中較低 的頻率是串聯諧振，較高的頻率是並聯諧振。由於晶體自身的特性致使這兩個頻率的距離相當的接近，在這個極窄的頻率範圍內，晶振等效為一個電感，所以只要晶 振的兩端並聯上合適的電容它就會組成並聯諧振電路。這個並聯諧振電路加到一個負反饋電路中就可以構成正弦波振盪電路，由於晶振等效為電感的頻率範圍很窄， 所以即使其他元件的引數變化很大，這個振盪器的頻率也不會有很大的變化。 晶振有一個重要的引數，那就是負載電容值，選擇與負載電容值相等的並聯電容，就可以得到晶振標稱的諧振頻率。 一般的晶振振盪電路都是在一個反相放大器（注意是放大器不是反相器）的兩端接入晶振，再有兩個電容分別接到晶振的兩端，每個電容的另一端再接到地，這兩個電容串聯的容量值就應該等於負載電容，請注意一般IC的引腳都有等效輸入電容，這個不能忽略。 一般的晶振的負載電容為15p或12.5p ，如果再考慮元件引腳的等效輸入電容，則兩個22p的電容構成晶振的振盪電路就是比較好的選擇。 晶振是為電路提供頻率基準的元器件，通常分成有源晶振和無源晶振兩個大類，無源晶振需要晶片內部有振盪器，並且晶振的訊號電壓根據起振電路而定，允許不同的電壓，但無源晶振通常訊號質量和精度較差，需要精確匹配外圍電路（電感、電容、電阻等），如需更換晶振時要同時更換外圍的電路。有源晶振不需要晶片的內部振盪器，可以提供高精度的頻率基準，訊號質量也較無源晶振要好。 每種晶片的手冊上都會提供外部晶振輸入的標準電路，會表明晶片的最高可使用頻率等引數，在設計電路時要掌握。與計算機用CPU不同，微控制器現在所能接收的晶振頻率相對較低，但對於一般控制電路來說足夠了。 晶體振盪器也分為無源晶振和有源晶振兩種型別。無源晶振與有源晶振（諧振）的英文名稱不同，無源晶振為crystal（晶體），而有源晶振則叫做oscillator（振盪器）。無源晶振需要藉助於時鐘電路才能產生振盪訊號，自身無法振盪起來，所以“無源晶振”這個說法並不準確；有源晶振是一個完整的諧振振盪器。 諧振振盪器包括石英（或其晶體材料）晶體諧振器，陶瓷諧振器，LC諧振器等。 晶振與諧振振盪器有其共同的交集有源晶體諧振振盪器。 石英晶片所以能做振盪電路（諧振）是基於它的壓電效應，從物理學中知道，若在晶片的兩個極板間加一電場，會使晶體產生機械變形；反之，若在極板間施加機械力，又會在相應的方向上產生電場，這種現象稱為壓電效應。如在極板間所加的是交變電壓，就會產生機械變形振動，同時機械變形振動又會產生交變電場。一般來說，這種機械振動的振幅是比較小的，其振動頻率則是很穩定的。但當外加交變電壓的頻率與晶片的固有頻率（決定於晶片的尺寸）相等時，機械振動的幅度將急劇增加，這種現象稱為壓電諧振，因此石英晶體又稱為石英晶體諧振器。 其特點是頻率穩定度很高。 石英晶體振盪器與石英晶體諧振器都是提供穩定電路頻率的一種電子器件。石英晶體振盪器是利用石英晶體的壓電效應來起振，而石英晶體諧振器是利用石英晶體和內建IC來共同作用來工作的。振盪器直接應用於電路中，諧振器工作時一般需要提供3.3V電壓來維持工作。振盪器比諧振器多了一個重要技術引數為：諧振電阻（RR），諧振器沒有電阻要求。RR的大小直接影響電路的效能，也是各商家競爭的一個重要引數。 三、概述 微控制器的時鐘源可以分為兩類：基於機械諧振器件的時鐘源，如晶振、陶瓷諧振槽路；基於相移電路的時鐘源，如：RC (電阻、電容)振盪器。矽振盪器通常是完全整合的RC振盪器，為了提高穩定性，包含有時鐘源、匹配電阻和電容、溫度補償等。 機械式諧振器與RC振盪器的主要區別 基於晶振與陶瓷諧振槽路(機械式)的振盪器通常能提供非常高的初始精度和較低的溫度係數。相對而言，RC振盪器能夠快速啟動，成本也比較低，但通常在整個溫度和工作電源電壓範圍內精度較差，會在標稱輸出頻率的5%至50%範圍內變化。圖1所示的電路能產生可靠的時鐘訊號，但其效能受環境條件和電路元件選擇以及振盪器電路佈局的影響。需認真對待振盪器電路的元件選擇和線路板佈局。在使用時，陶瓷諧振槽路和相應的負載電容必須根據特定的邏輯系列進行最佳化。具有高Q值的晶振對放大器的選擇並不敏感，但在過驅動時很容易產生頻率漂移(甚至可能損壞)。影響振盪器工作的環境因素有：電磁干擾(EMI)、機械震動與衝擊、溼度和溫度。這些因素會增大輸出頻率的變化，增加不穩定性，並且在有些情況下，還會造成振盪器停振。 振盪器模組 上述大部分問題都可以透過使用振盪器模組避免。這些模組自帶振盪器、提供低阻方波輸出，並且能夠在一定條件下保證執行。最常用的兩種型別是晶振模組和整合矽振盪器。晶振模組提供與分立晶振相同的精度。矽振盪器的精度要比分立RC振盪器高，多數情況下能夠提供與陶瓷諧振槽路相當的精度。 功耗 選擇振盪器時還需要考慮功耗。分立振盪器的功耗主要由反饋放大器的電源電流以及電路內部的電容值所決定。CMOS放大器功耗與工作頻率成正比，可以表示為功率耗散電容值。比如，HC04反相器閘電路的功率耗散電容值是90pF。在4MHz、5V電源下工作時，相當於1.8mA的電源電流。再加上20pF的晶振負載電容，整個電源電流為2.2mA。 陶瓷諧振槽路一般具有較大的負載電容，相應地也需要更多的電流。 相比之下，晶振模組一般需要電源電流為10mA至60mA。 矽振盪器的電源電流取決於其型別與功能，範圍可以從低頻(固定)器件的幾個微安到可程式設計器件的幾個毫安。一種低功率的矽振盪器，如MAX7375，工作在4MHz時只需不到2mA的電流。 時鐘電路晶振與時鐘IC晶片 主機板時鐘晶片電路提供給CPU，主機板晶片組和各級匯流排（CPU匯流排，AGP匯流排，PCI匯流排，PCIE匯流排等）和主機板各個介面部分基本工作頻率，有了它，計算機才能在CPU控制下，按步就班，協調地完成各項功能工作： 1.晶振的工作原理： 主機板時鐘晶片即分頻器的原始工作振盪頻率，由石英晶體多諧振盪器的諧振頻率來產生，晶振其實是一個頻率產生器，他主要把傳進去的電壓轉化為頻率訊號。提供給分頻率一個基準的14.318MHZ的振盪頻率，它是一個多諧振盪器的正回饋環電路，也就是說它把輸入作為輸出，把輸出作為輸入的回饋頻率，象這樣一個永無休止的迴圈自激過程。 ⒉在主機板上常見的時鐘晶振：有14.318M（主時鐘）與32.768HZ（南橋 旁邊的時鐘） ⒊時鐘IC晶片簡介：他主要起著放大頻率和縮小頻率的作用，他和晶振組合後才能在主機板上起作用。我們把他稱做為時鐘發生器（晶振+時鐘IC晶片） ⒋時鐘發生器的工作原理：時鐘我們可以把他定義為各個部件的匯流排頻率速度，他起著分配給各個部件的頻率使他們能夠正常工作。當晶振通電後發出的頻率送入時鐘IC晶片，它的各腳會傳出相對應的頻率通個時鐘IC晶片旁邊的電阻（時鐘IC晶片旁邊左右兩邊一排的小電阻基本為220=22歐，330=33歐）.而記憶體，與AGP這些高速的時鐘是由北橋內部提供給它的，（注有些主機板AGP時鐘不是由北橋提供的)將頻率訊號分配到主機板各個部件,如（PCI 33M，CPU 100M133M200M I/O 48M和14M，南橋33M &14M北橋100M7&133M&200M 時鐘IC晶片 上面講到了時鐘的產生，那他是如何工作的接下來我給大家講解一下時鐘IC晶片.時鐘IC晶片的工作條件： ①.供電→他的供電基本上都經過個子較大的貼片電感進入時鐘IC晶片（貼片電感時鐘IC晶片附近就可以找到 因為他比其它帖片要胖一點）。時鐘IC晶片早期的供電有2組到3組：2組供電為2.5V與3.3V 3組供電為2.5V與2.8V時鐘IC晶片後期的供電有1組到2組：1組為+3.3V 2組為3.3V與2.5V ②PG訊號是在啟動時輸出電壓都穩定後再給電腦一個啟動訊號，讓電腦正式啟動，而在意外斷電時也能及時地送出關機訊號讓電腦馬上停止工作，對電腦的穩定和外設起了很大的保護作用。PG訊號基本是透過時鐘IC晶片旁邊的阻值較大的電阻（10K、4.7K電阻）進入時鐘IC晶片內部的（PG要高於1.5V）當供電與PG都正常後時鐘IC晶片內部才能正常工作，和晶體一起產生振盪，在晶體的兩腳均可以看到波形。晶體的兩腳之間的阻值在450---700歐之間。在它的兩腳各有1V左右的電壓，由分頻器提供。他才能把14.318晶振送來的時鐘頻率放大或縮小後輸給主機板的各個部件. 時鐘電路構架 上面大家知道了它的各個主成部分後，再來看看它的整個構架圖 PLL是Phase-Locked Loop的縮寫，中文含意為鎖相環。PLL基本上是一個閉環的反饋控制系統，它可以使PLL的輸出可以與一個參考訊號保持固定的相位關係。PLL一般由鑑相器、電荷放大器（Charge Pump）、低通濾波器、壓控振盪器、以及某種形式的輸出轉換器組成。為了使得PLL的輸出頻率是參考時鐘的倍數關係，在PLL的反饋路徑或（和）參考訊號路徑上還可以放置分頻器。PLL的功能示意圖如下圖所示： 壓控振盪器產生週期性的輸出訊號，如果其輸出頻率低於參考訊號的頻率，鑑相器透過電荷放大器改變控制電壓使壓控振盪器就的輸出頻率提高。如果壓控振盪器的輸出頻率高於參考訊號的頻率，鑑相器透過電荷放大器改變控制電壓使壓控振盪器就的輸出頻率降低。低通濾波器的作用是平滑電荷放大器的輸出，這樣在鑑相器進行微小調整的時候，系統趨向一個穩態。 負載電容及反饋電阻 可能有些初學者會對晶振的頻率感到奇怪，12M、24M之類的晶振較好理解，選用如11.0592MHZ的晶振給人一種奇怪的感覺，這個問題解釋起來比較麻煩，如果初學者在練習串列埠程式設計的時候就會對此有所理解，這種晶振主要是可以方便和精確的設計串列埠或其它非同步通訊時的波特率。 問： 我發現在使用晶振時會和它並一個電阻,一般1M以上,我把它去掉,板子仍可正常工作,請問這個電阻有什麼用?可以不用嗎? 我有看到過不用的!不理解~ 答： 這個電阻是反饋電阻，是為了保證反相器輸入端的工作點電壓在VDD/2，這樣在振盪訊號反饋在輸入端時，能保證反相器工作在適當的工作區。雖然你去掉該電 阻時，振盪電路仍工作了。但是如果從示波器看振盪波形就會不一致了，而且可能會造成振盪電路因工作點不合適而停振。所以千萬不要省略此電阻。 這個電阻是為了使本來為邏輯反相器的器件工作線上性區, 以獲得增益, 在飽和區是沒有增益的, 而沒有增益是無法振盪的. 如果用晶片中的反相器來作振盪, 必須外接這個電阻, 對於CMOS而言可以是1M以上, 對於TTL則比較複雜, 視不同型別(S,LS...)而定. 如果是晶片指定的晶振引腳, 如在某些微處理器中, 常常可以不加, 因為晶片內部已經制作了, 要仔細閱讀DATA SHEET的有關說明. 和晶振並聯的電阻作為負載，一般1M歐。也有和晶振串聯的電阻為諧振電阻。. 問：晶振的引數裡有配用的諧振電容值。比如說32.768K的是12.5pF；4.096M的是20pF. 這個值和實際電路中晶振上接的兩個電容值是什麼關係？像DS1302用的就是32.768K的晶振，它內部的電容是6pF的 答： 你所說的是晶振的負載電容值。指的是晶振交流電路中，參與振盪的，與晶振串聯或並聯的電容值。晶振電路的頻率主要由晶振決定，但既然負載電容參與振盪，必 然會對頻率起微調作用的。負載電容越小，振盪電路頻率就會越高4.096MHz的負載電容為20pF，說明晶振本身的諧振頻率<4.096MHz， 但如果讓20pF的電容參與振盪，頻率就會升高為4.096MHz。或許有人會問為什麼這麼麻煩，不如將晶振直接做成4.096MHz而不用負載電容？不 是沒有這樣的晶振，但實際電路設計中有多種振盪形式，為了振盪反饋訊號的相移等原因，也有為了頻率偏差便於調整等原因，大都電路中均有電容參與振盪。為了 準確掌握晶振電路中該用多大的電容，只要把握晶體負載電容應等於振盪迴路中的電容+雜散電容就可以了。你所說的IC中6pF的電容就可看作雜散電容 石英晶體振盪器是利用石英晶體（二氧化矽的結晶體）的壓電效應制成的一種諧振器件，它的基本結構大致是從一塊石英晶體上按一定方位角切下薄片（簡稱為晶片，它可以是正方形、矩形或圓形等），在它的兩個對應面上塗敷銀層作為電極，在每個電極上各焊一根引線接到管腳 上，再加上封裝外殼就構成了石英晶體諧振器，簡稱為石英晶體或晶體、晶振。其產品一般用金屬外殼封裝，也有用玻璃殼、陶瓷或塑膠封裝的。 石英晶體的壓電效應：若在石英晶體的兩個電極上加一電場，晶片就會產生機械變形。反之，若在晶片的兩側施加機械壓力，則在晶片相應的方向上將產生電場，這種物理現象稱為壓電效應。注意，這種效應是可逆的。如果在晶片的兩極上加交變電壓，晶片就會產生機械振動，同時晶片的機械振動又會產生交變電場。在一般情況下，晶片機械振動的振幅和交變電場的振幅非常微小，但當外加交變電壓的頻率為某一特定值時，振幅明顯加大，比其他頻率下的振幅大得多，這種現象稱為壓電諧振，它與LC迴路的諧振現象十分相似。它的諧振頻率與晶片的切割方式、幾何形狀、尺寸等有關。 晶振在電氣上可以等效成一個電容和一個電阻並聯再串聯一個電容的二端網路，電工學上這個網路有兩個諧振點，以頻率的高低分其中較低的頻率為串聯諧振，較高的頻率為並聯諧振。由於晶體自身的特性致使這兩個頻率的距離相當的接近，在這個極窄的頻率範圍內，晶振等效為一個電感，所以只要晶振的兩端並聯上合適的電容它就會組成並聯諧振電路。這個並聯諧振電路加到一個負反饋電路中就可以構成正弦波振盪電路，由於晶振等效為電感的頻率範圍很窄，所以即使其他元件的引數變化很大，這個振盪器的頻率也不會有很大的變化。 晶振有一個重要的引數，那就是負載電容值，選擇與負載電容值相等的並聯電容，就可以得到晶振標稱的諧振頻率。 一般的晶振振盪電路都是在一個反相放大器（注意是放大器不是反相器）的兩端接入晶振，再有兩個電容分別接到晶振的兩端，每個電容的另一端再接到地，這兩個電容串聯的容量值就應該等於負載電容，請注意一般IC的引腳都有等效輸入電容，這個不能忽略。 一般的晶振的負載電容為15p或12.5p ，如果再考慮元件引腳的等效輸入電容，則兩個22p的電容構成晶振的振盪電路就是比較好的選擇。 晶體振盪器也分為無源晶振和有源晶振兩種型別。無源晶振與有源晶振（諧振）的英文名稱不同，無源晶振為crystal（晶體），而有源晶振則叫做oscillator（振盪器）。無源晶振需要藉助於時鐘電路才能產生振盪訊號，自身無法振盪起來，所以“無源晶振”這個說法並不準確；有源晶振是一個完整的諧振振盪器。 石英晶體振盪器與石英晶體諧振器都是提供穩定電路頻率的一種電子器件。石英晶體振盪器是利用石英晶體的壓電效應來起振，而石英晶體諧振器是利用石英晶體和內建IC共同作用來工作的。振盪器直接應用於電路中，諧振器工作時一般需要提供3.3V電壓來維持工作。振盪器比諧振器多了一個重要技術引數：諧振電阻（RR），諧振器沒有電阻要求。RR的大小直接影響電路的效能，因此這是各商家競爭的一個重要引數。 四、無源晶體與有源晶振的區別、應用範圍及用法： 1、無源晶體——無源晶體需要用DSP片內的振盪器，在datasheet上有建議的連線方法。無源晶體沒有電壓的問題，訊號電平是可變的，也就是說是根據起振電路來決定的，同樣的晶體可以適用於多種電壓，可用於多種不同時鐘訊號電壓要求的DSP，而且價格通常也較低，因此對於一般的應用如果條件許可建議用晶體，這尤其適合於產品線豐富批次大的生產者。無源晶體相對於晶振而言其缺陷是訊號質量較差，通常需要精確匹配外圍電路（用於訊號匹配的電容、電感、電阻等），更換不同頻率的晶體時周邊配置電路需要做相應的調整。建議採用精度較高的石英晶體，儘可能不要採用精度低的陶瓷警惕。 2、有源晶振——有源晶振不需要DSP的內部振盪器，訊號質量好，比較穩定，而且連線方式相對簡單（主要是做好電源濾波，通常使用一個電容和電感構成的PI型濾波網路，輸出端用一個小阻值的電阻過濾訊號即可），不需要複雜的配置電路。有源晶振通常的用法：一腳懸空，二腳接地，三腳接輸出，四腳接電壓。相對於無源晶體，有源晶振的缺陷是其訊號電平是固定的，需要選擇好合適輸出電平，靈活性較差，而且價格高。對於時序要求敏感的應用，個人認為還是有源的晶振好，因為可以選用比較精密的晶振，甚至是高檔的溫度補償晶振。有些DSP內部沒有起振電路，只能使用有源的晶振，如TI 的6000系列等。有源晶振相比於無源晶體通常體積較大，但現在許多有源晶振是表貼的，體積和晶體相當，有的甚至比許多晶體還要小。 幾點注意事項： 1、需要倍頻的DSP需要配置好PLL周邊配置電路，主要是隔離和濾波； 2、20MHz以下的晶體晶振基本上都是基頻的器件，穩定度好，20MHz以上的大多是諧波的（如3次諧波、5次諧波等等），穩定度差，因此強烈建議使用低頻的器件，畢竟倍頻用的PLL電路需要的周邊配置主要是電容、電阻、電感，其穩定度和價格方面遠遠好於晶體晶振器件； 3、時鐘訊號走線長度儘可能短，線寬儘可能大，與其它印製線間距儘可能大，緊靠器件佈局佈線，必要時可以走內層，以及用地線包圍； 4、透過背板從外部引入時鐘訊號時有特殊的設計要求，需要詳細參考相關的資料。 此外還要做一些說明： 總體來說晶振的穩定度等方面好於晶體，尤其是精密測量等領域，絕大多數用的都是高檔的晶振，這樣就可以把各種補償技術整合在一起，減少了設計的複雜性。試想，如果採用晶體，然後自己設計波形整形、抗干擾、溫度補償，那樣的話設計的複雜性將是什麼樣的呢？我們這裡設計射頻電路等對時鐘要求高的場合，就是採用高精度溫補晶振的，工業級的要好幾百元一個。 特殊領域的應用如果找不到合適的晶振，也就是說設計的複雜性超出了市場上成品晶振水平，就必須自己設計了，這種情況下就要選用晶體了，不過這些晶體肯定不是市場上的普通晶體，而是特殊的高階晶體，如紅寶石晶體等等。 更高要求的領域情況更特殊，我們這裡在高精度測試時採用的時鐘甚至是原子鐘、銣鍾等裝置提供的，透過專用的射頻接外掛連線，是個大型裝置，相當笨重。 晶振：即所謂石英晶體諧振器和石英晶體時鐘振盪器的統稱。不過由於在消費類電子產品中，諧振器用的更多，所以一般的概念中把晶振就等同於諧振器理 解了。後者就是通常所指鍾振。 2、 分類。首先說一下諧振器。 諧振器一般分為外掛（Dip）和貼片（SMD）。外掛中又分為HC-49U、HC-49U/S、音叉型（圓柱）。HC-49U一般稱49U，有些採購俗稱 “高型”，而HC-49U/S一般稱49S，俗稱“矮型”。音叉型按照體積分可分為3*8，2*6，1*5，1*4等等。貼片型是按大小和腳位來分類。例如7*5（0705）、6*3.5（0603），5*3.2（5032）等等。腳位有4pin和2pin之分。 而振盪器也是可以分為外掛和貼片。外掛的可以按大小和腳位來分。例如所謂全尺寸的，又稱長方形或者14pin，半尺寸的又稱為正方形或者8pin。不過要注意的是，這裡的14pin和8pin都是指振盪器內部核心IC的腳位數，振盪器本身是4pin。而從不同的應用層面來分，又可分為OSC(普通鍾振)， TCXO（溫度補償），VCXO（壓控），OCXO（恆溫）等等。