手機效能不會有上限。

即使積體電路達到了工藝能力上限，還有量子晶片、量子計算機和量子人工智慧，接下去還會有生物晶片和生物計算機等。

發展到一定階段，手機也會發生革命性的進化，人機互動可能完全不需要手機。馬斯克的公司已經成功地給人腦裝了一個資訊介面（就像USB），可以實現人腦與電腦之間的通訊。人不需要上學了，把需要的知識一次性送進人腦，也可以隨時隨地進行刪減和補充！

有些嚇人吧，人工智慧是本世紀最危險的技術！

無獨有偶，同樣是美國實驗室，通過奈米碳管和二硫化鉬實現1nm工藝！

其實，從晶片的製造來看，7nm就是矽材料晶片的物理極限，這是摩爾定律是不容被打破的。可是，我們一方面發現了，所謂的技術也是用來打破的。比如，現在的臺積電已經達到了5nm工藝製程，並且已經超過了80%的良品率。

其實，根據臺積電的介紹，5nm EUV 可將密度提升約 1.84 倍、能效提升 15%（功耗降低 30%）。

我們以為7nm的摩爾定律是不可以打破的，可是臺積電的5nm工藝製程卻又有些赤裸裸。 不過，臺積電也表示，它是將利用先進封裝實現的系統級密度，進一步增加電晶體的密度，從而實現5nm工藝，包括未來的2nm或者3nm可能也很難打破摩爾定律。

居然還有人傻不拉幾的洋洋灑灑幾千字配著圖論述工藝到1nm以下，實在是不忍直視。

首先簡要說明一下FinFET工藝實現商用的背景，這項技術是一個階段性分水嶺，出現在16/14nm節點。主要是因為之前的20nm節點慘不忍睹，因為在這種微觀尺度上，已經受到了明顯的量子隧穿效應影響，微觀尺度的電子具有波動性質，能夠展示出隧穿行為，大量的電子根本不會沿著你在矽晶上雕刻的微觀電路走，從巨集觀上來看，就是你這塊CPU漏電了，你加再高的電壓，CPU效能都沒有得到多少提升，白白浪費了電流。

在這種前提下，你製程工藝越小，微觀尺度的影響越大，量子隧穿效應越明顯，製程帶來的效能提升越小，由於芯片面積減小發熱更集中，在這個時候，製程進步已經是一個死局了。所以只好在16/14nm節點引入了FinFET工藝，強行中和了製程縮小帶來的副作用。

但是這治標不治本，量子力學是現代物理學三大基石之一，只要你製程越來越小，你就永遠逃不出他的魔爪，而且製程越小受到的影響越大，這是宇宙決定的。在5nm製程附近，就會遇到嚴重的經濟性問題，即製程縮小已經無法帶來優異的半導體物理屬性，更別說什麼1nm以下了，除非你強行扭轉物理定律，否則在這個尺度，無論你是用矽還是什麼牛逼材質，電子一視同仁，根本不會鳥你的電路。未來相當長一段時間的晶片不會依靠縮小製程來提升效能，需要依靠的是降低成本，改進工藝，擴大規模，優化架構。

1nm只是目前物理尺度上的極限，而且這個指標目前也只是針對矽（Si）基材料來說的。

對於手機效能提升方面我們可以直接對映為其內部晶片效能的提升。晶片效能的提升主要依賴於處理速度（Performance）的加快、功耗(Power)的降低、面積（Area）的縮小，即所謂的速度更快，功耗更小、整合度更高。當其物理尺寸到達極限時並不代表著晶片效能的停滯不前。國際半導體技術發展路線圖（ITRS）預測，想要繼續提升晶片效能，將需要採用新材料、新技術及新的電晶體幾何結構。我們可以從晶片產業的發展角度來闡述這個問題。

然而，當積體電路晶片製造產業的特徵尺寸縮小到22nm時，使用傳統的平面微納加工工藝技術，已經不能完全解決由於其溝道尺寸的縮小而帶來的器件效能劣化的問題。在平面器件中，隨著特徵尺寸的進一步減小，對於極薄的柵極氧化層，雖然可以通過柵極電壓對溝道進行控制，但這將導致漏電流的增加，最終導致載流子遷移率（μ）降低，體平面技術無法使電晶體的效能做出顯著的改進。1999年，胡正明教授及其團隊提出了Fin-FET （鰭式場效應電晶體）的器件新結構，基於FIN-FET結構2011年Intel釋出基於22nm節點工藝的三柵（Tri-gate）電晶體將半導體工業推向第三維度。這一電晶體結構的使用大大增加了電晶體的柵控能力，也使得基於此晶體管制備的晶片功耗顯著降低。

目前積體電路晶片工藝發展到5nm節點，Fin-FET電晶體結構似乎也將要到達其物理極限。日前，在日本舉行的“三星晶圓代工論壇”會議上，Samsung公佈了其新一代晶片製造工藝的進展。Samsung表示，儘管在10nm, 7nm和5nm的工藝節點上，其工藝進度都落後於tsmc，但其表示在明年就將完成3nm工藝的研發。在3nm的工藝節點上，Sumsung通過引入Si奈米線結構，將從目前主流的FinFET電晶體結構轉向最新的GAA（Gate-All-Around）環繞柵極電晶體結構，其將第一代GAA電晶體稱之為3GAE工藝。

新材料方面，從石墨烯的發現為開始，二維新型奈米材料因為其獨特的物化性質，在積體電路微電子工藝研究人員看來具有高度的工業應用前景。二維材料（2DM）指在兩個維度上為非奈米尺度（1-100nm），而在另一維度則為奈米尺度的材料。相較於傳統的Si基材料，以石墨烯、黑磷（BP）、過渡金屬二硫化物（TMDs）等為代表的二維材料，可以為載流子的遷移提供極薄的“溝道”形成新的電晶體器件模型。如，2011年，IBM公司的研究人員發現石墨烯電晶體GFETs 的截至頻率可以達到155GHz。通過器件模擬表明GFETs的截止極限頻率可以達到350GHz，在同等條件下已經超越了矽基電晶體。而且對於二維材料無論是在單層厚度上或相應奈米線尺度上都可以小於1nm。

每次積體電路晶片製造節點到達一定瓶頸時，都會有相應的新技術、新材料、新結構等出現，持續推進晶片效能向更快、功耗更小、整合度更高發展。可以看出，通過引入新材料加快晶片的處理速度，通過引入新結構降低晶片的漏電功耗等都是使晶片效能繼續提升的方法。

所以，針對這個問題我們可以說，1nm只是到達了Si基工藝技術的物理極限，但不一定是其它已知或未知適用於積體電路晶片製造產業的半導體材料的物理極限。而即使到達物理極限，通過開發新技術或新結構等依然可以對晶片的效能進行改進和提升。