一、實驗目的
1. 熟悉CPLD的開發軟體的基本使用。
2. 掌握CPLD邏輯電路設計方法。
3. 會用邏輯分析儀進行數位電路的測試分析。
二、實驗任務和內容
1. 在CPLD中設計一個多位計數器電路，設計要求為：
（1）6位十進位制加法/減法計數器，執行過程中可改變加法或減法；
（2）輸入計數訊號頻率最高1MHz，訊號電平為0～5V的脈衝訊號。
（3）6位數碼管動態掃描顯示，顯示亮度均勻，不閃爍。
（4）有手動清零按鍵。
2．對設計的電路進行軟體模擬
3．計數器電路的CPLD下載、實驗除錯。
4．使用虛擬邏輯分析儀進行除錯和測試
三、實驗器材
1. 1.SJ-8002B電子測量實驗箱 1臺
2．計算機(具有執行windows2000和圖形化控制元件的能力 1臺
3．函式發生器 1臺
4. SJ-7002 CPLD實驗板 1塊
5 . 短接線若干
四、實驗原理
4.1 CPLD介紹
可程式設計邏輯器(PLD)是70年代發展起來的一種劃時代的新型邏輯器件，一般來說，PLD器件是由使用者配置以完成某種邏輯功能的電路。80年代末，美國ALTERA和XILINX公司採用E2CMOS工藝，分別推出大規模和超大規模的複雜可程式設計邏輯器件(CPLD)和現場可程式設計邏輯閘陣列器件(FPGA)，這種晶片在達到高度整合度的同時，所具有的應用靈活性和多組態功能是以往的LSI/VLSI電路無法比擬的。到90年代，CPLD/FPGA發展更為迅速，不僅具有電擦除特性，而且出現了邊緣掃描及線上程式設計等高階特性。另外，外圍I/O模組擴大了在系統中的應用範圍和擴充套件性。較常用的有XILIN X公司的EPLD和ALTERA及LATTICE公司的CPLD。
CPLD/FPGA的設計開發採用功能強大的EDA工具，透過符合國際標準的硬體描述語言(如VHDL或VERILOG-HDL)來進行電子系統設計和產品開發，開發工具的通用性，設計語言的標準化以及設計過程幾乎與所用的CPLD/FPGA器件的硬體結構沒有關係，所以設計成功的邏輯功能軟體有很好的相容性和可移植性，開發週期短；易學易用，開發便捷。
儘管CPLD、FPGA以及其它型別的PLD器件的結構各有其特點和長處，但是概括起來它們都是由三大部分組成的：（1）一個二維的邏輯塊陣列，構成器件的邏輯組成核心；（2）輸入/輸出塊（3）連線邏輯塊的互聯資源，連線資源由各種長度的線段組成，也包括用於連線邏輯塊之間，邏輯塊與輸入輸出部分的可程式設計連線開關。
本CPLD實驗電路板選用ALTERA公司的EPM7128SLC84器件，EPM7128SLC84的特點為：84引腳Pin，內部有128個宏單元、2500個等效邏輯閘、15ns的速度、PLCC84封裝形式。除電源引腳、地線引腳、全域性控制引腳和JTAG引腳外，共提供了64個可用I/O腳，這些引腳可以任意配置為輸入、輸出和雙向方式。
一、實驗目的
1. 熟悉CPLD的開發軟體的基本使用。
2. 掌握CPLD邏輯電路設計方法。
3. 會用邏輯分析儀進行數位電路的測試分析。
二、實驗任務和內容
1. 在CPLD中設計一個多位計數器電路，設計要求為：
（1）6位十進位制加法/減法計數器，執行過程中可改變加法或減法；
（2）輸入計數訊號頻率最高1MHz，訊號電平為0～5V的脈衝訊號。
（3）6位數碼管動態掃描顯示，顯示亮度均勻，不閃爍。
（4）有手動清零按鍵。
2．對設計的電路進行軟體模擬
3．計數器電路的CPLD下載、實驗除錯。
4．使用虛擬邏輯分析儀進行除錯和測試
三、實驗器材
1. 1.SJ-8002B電子測量實驗箱 1臺
2．計算機(具有執行windows2000和圖形化控制元件的能力 1臺
3．函式發生器 1臺
4. SJ-7002 CPLD實驗板 1塊
5 . 短接線若干
四、實驗原理
4.1 CPLD介紹
可程式設計邏輯器(PLD)是70年代發展起來的一種劃時代的新型邏輯器件，一般來說，PLD器件是由使用者配置以完成某種邏輯功能的電路。80年代末，美國ALTERA和XILINX公司採用E2CMOS工藝，分別推出大規模和超大規模的複雜可程式設計邏輯器件(CPLD)和現場可程式設計邏輯閘陣列器件(FPGA)，這種晶片在達到高度整合度的同時，所具有的應用靈活性和多組態功能是以往的LSI/VLSI電路無法比擬的。到90年代，CPLD/FPGA發展更為迅速，不僅具有電擦除特性，而且出現了邊緣掃描及線上程式設計等高階特性。另外，外圍I/O模組擴大了在系統中的應用範圍和擴充套件性。較常用的有XILIN X公司的EPLD和ALTERA及LATTICE公司的CPLD。
CPLD/FPGA的設計開發採用功能強大的EDA工具，透過符合國際標準的硬體描述語言(如VHDL或VERILOG-HDL)來進行電子系統設計和產品開發，開發工具的通用性，設計語言的標準化以及設計過程幾乎與所用的CPLD/FPGA器件的硬體結構沒有關係，所以設計成功的邏輯功能軟體有很好的相容性和可移植性，開發週期短；易學易用，開發便捷。
儘管CPLD、FPGA以及其它型別的PLD器件的結構各有其特點和長處，但是概括起來它們都是由三大部分組成的：（1）一個二維的邏輯塊陣列，構成器件的邏輯組成核心；（2）輸入/輸出塊（3）連線邏輯塊的互聯資源，連線資源由各種長度的線段組成，也包括用於連線邏輯塊之間，邏輯塊與輸入輸出部分的可程式設計連線開關。
本CPLD實驗電路板選用ALTERA公司的EPM7128SLC84器件，EPM7128SLC84的特點為：84引腳Pin，內部有128個宏單元、2500個等效邏輯閘、15ns的速度、PLCC84封裝形式。除電源引腳、地線引腳、全域性控制引腳和JTAG引腳外，共提供了64個可用I/O腳，這些引腳可以任意配置為輸入、輸出和雙向方式。