CPU是使用數十億個微型晶體管制成的，這些電子電晶體會開啟和關閉以執行計算。他們需要功率才能做到這一點，而電晶體越小，所需的功率就越少。“ 7nm”和“ 10nm”是這些電晶體尺寸的度量值（“ nm”是奈米，最小的長度），是判斷特定CPU功能的有用度量。

作為參考，“ 10nm”是英特爾的新制造工藝，將於2019年第四季度首次亮相，“ 7nm”通常是指臺積電的工藝，這是AMD新CPU和蘋果A12X晶片所基於的工藝。

摩爾定律（Moore"s Law）是一個古老的觀察規則，觀察發現晶片上的電晶體數量每年都會翻一番，而成本卻減半了，這是很長時間了，但是最近一直在放緩。早在90年代末和2000年代初，電晶體的尺寸每兩年縮小一半，從而導致定期進行大規模改進。

但是進一步的縮小變得越來越複雜，自2014年以來我們再也沒有見過電晶體尺寸縮小。這些新工藝是很長一段時間以來的第一次重大縮小，代表了摩爾定律的短暫重新燃起。

由於英特爾的落後，甚至移動裝置也有機會趕上潮流，蘋果的A12X晶片採用臺積電的7奈米工藝製造，三星擁有自己的10奈米工藝。加上臺積電採用7nm工藝的AMD下一代CPU，這標誌著它們有機會超越英特爾，在效能上超越英特爾，併為英特爾在市場上的壟斷地位帶來健康的競爭，至少直到英特爾的10nm“ Sunny Cove”晶片開始上市。

CPU是使用光刻技術製造的，其中將CPU的影象蝕刻到一塊矽上。完成此操作的確切方法通常稱為過程節點，並通過製造商可以製造多小的電晶體來衡量。

由於較小的電晶體具有更高的功率效率，因此它們可以進行更多的計算而不會變得過熱，這通常是限制CPU效能的因素。

它還允許使用更小的裸片尺寸，從而降低成本並可以在相同尺寸下提高密度，這意味著每個晶片可以容納更多的核心。7nm實際上是以前14nm節點密度的兩倍，這使AMD之類的公司可以釋出64核伺服器晶片，這比以前的32核（以及Intel的28核）有了很大的改進。

重要的是要注意，儘管英特爾仍處在14nm節點上，AMD即將很快推出其7nm處理器，但這並不意味著AMD的速度將是以前的兩倍。效能並不能完全根據電晶體的大小而定，在如此小的規模下，這些數字已不再那麼精確。

每種半導體鑄造廠的測量方法可能會有所不同，因此最好將它們更多地用作細分產品的營銷術語，而不是精確地測量功率或尺寸。例如，儘管數字不匹配，但英特爾即將推出的10nm節點有望與臺積電的7nm節點競爭。

尺寸縮小不僅與效能有關，還與節點效能有關。它對低功耗移動和膝上型電腦晶片也有巨大的影響。使用7nm（相比於14nm），在相同功率下您可以獲得25％的效能提高，或者在一半功率下可以獲得相同效能。

這意味著更長的電池壽命和相同的效能，以及更強大的晶片（適用於較小的裝置），因為您可以有效地使兩倍於有限功率目標的效能提高。

我們已經看到蘋果公司的A12X晶片在基準測試中已經壓碎了一些較舊的英特爾晶片，儘管它只是被動冷卻和包裝在智慧手機中，而這僅僅是上市的第一款7奈米晶片。

1、減小die的面積，提升良品率

晶片是從晶圓上切下來的，而以目前的工藝，晶圓免不了某些區域在製造過程中會出現瑕疵使得對應區域的晶片不可用。製程小了，單塊晶片die的面積也小了，最後晶圓上能切出來的沒有瑕疵的晶片數也就多了，良品率就高了。

不減小製程的話，良品率上不來，成本就太高。

電流從一個電晶體留到另外一個是需要時間的。即使電流的速度是光速，在3Ghz的主頻下，一個clock的時間內光也只能能走10cm。要保證訊號在一個clock內正確傳送到對應的位置，必須保證在一個clock內電流能從訊號生產者傳到消費者。製程小了，這個距離就小了，對應clock的時間就能減小，主頻就能提升。

製程越小，元件的電容越小，驅動電壓可以越低。功耗=1/2*fcu2。電壓小了，電容小了可以在相同功耗下增大主頻提升效能。也可以減小功耗做低功耗。

去了解intel 近期的cpu你就會發現，功耗幾乎決定了cpu的主頻和效能。因為散熱和供電，cpu都給自己設定了功耗牆和溫度牆，撞了牆就得降頻，降低效能，所以降低功耗就是提升效能。

單個電晶體尺寸小了，功耗低了，就可以在一個die上塞更多的晶體管了。現在的cpu都用了亂序執行，加大ROB，提升亂序的深度，增加port，ALU。IPC就上來了。

大製程沒辦法塞進更多的計算單元，否則容易撞功耗和散熱牆。

這個就好比在大米上刻字，能刻得越精，那在同樣面積上能容下的內容就越多。晶片的單個電路並不複雜，複雜就複雜在很多個電路容在一個晶片上，晶片裡的電路大多都是閘電路，比如與門，或門，非門。通過複雜的電路來表達相應的指令。這有點像遞迴邏輯，不斷的疊加簡單的電路形成一個複雜的電路，然後再疊加複雜的電路再形成一個更復雜的電路，然後再疊這些複雜的電路……一路套上去。話又說回來了，如果你的雕刻精度足夠高，那你疊加的這些電路就更多，電路多了耗電大，不過由於精度上去了，單位的電路就小，所以能耗就小。最後總結一下，目前的晶片只要疊加足夠多的電路就能進行更復雜的運算，就是普通的說法“快”，精度上去了，晶片就能變小，能耗就小，能用在空間更小的地方，比如手機等。

不做小，要達到更快的速度，就只能體積做大，功率提高，對於大型計算機還問題不大，對於膝上型電腦，手機是沒辦法塞下的。

說的易懂一點，我個人認為核心目的是兩個：

1/產品效能

單位die體積內能夠塞進去的電晶體數量很大程度上取決於製程，即xx奈米

越新的製程和構架，基本上要達到一樣的效能所需的能耗也會降低

少吃飯多做活，這就是能力

2/利潤率

CPU一旦進入量產階段（代表著良品率啥的都達標了），這時候每一片CPU的生產成本其實已經非常非常低了。

但良品率和切割難度直接相關，die可以做的越小，就越容易切割，良品率就越高，企業利潤率就越高。

這樣的前提下，通過提升製程，相同die面積下可以提升效能，或者相同的效能可以把面積縮小，這不就是省錢了麼。

那是因為提升製程，可縮小微處理器電子元件距離。將導致不同電晶體終端電流容量降低，這樣就會提升他們的交換頻率。每個電晶體在切換電子訊號時，其所消耗的動態功耗直接與電流容量相關。所以，製程工藝提升了，同一頻率下需求的電流容量降低，耗時也降低，這樣電晶體就變得執行速度快、同時功耗也顯著降低。

著名的摩爾定律，這是著名的理論，現在工藝製成正在快速更迭，從7nm到5nm、2nm

CPU製作工藝越小會在CPU內部整合更多的電晶體，使處理器實現更多的功能和更高的效能；製作工藝越小會使處理器的核心面積進一步減小，也就是說在相同面積的晶圓上可以製造出更多的CPU產品，直接降低了CPU的產品成本，從而最終會降低CPU的銷售價格使廣大消費者得利；CPU製作工藝越小還會減少處理器的功耗，從而減少其發熱量，解決處理器效能提升的障礙。

首先非常感謝在這裡能為你解答這個問題，讓我帶領你們一起走進這個問題，現在讓我們一起探討一下。

為什麼CPU製程工藝非要追求7nm、5nm甚至2nm，為什麼要追求這麼小？那麼世界上第一臺電腦是和一個教室那麼大，時代在變化而對於cpu這種產品來說越小越好，越快越好。體現的是cpu公司的實力，以及在日後的電子產品中能給其他的配件提供更大的空間，所以CPU的追求是越來越小的，很有可能會出現1nm的工藝水準。

學過電路的都知道，體積越大，電阻越高，耗電越多，發熱越多。

隨著科技的發展資料處理越來越多，對cpu的要求越來越高

目前都是四核八執行緒以上的，處理的越多越快耗能就越大，只有通過工藝的提升才能解決這個問題電阻r=L/A，其中L是長度，A是電路的橫切面積，你可以理解為工藝提升一倍，電阻少四倍，能效降低四倍，在同等工作下發熱量少4倍。所以買cup第一看工藝，在看頻率，再看核心數執行緒數，現在現在cup能效的大多數是溫度太高，系統自動降低頻率

越先進的製程，相同電晶體數量下，功耗越低，頻率損耗越小，CPU允許的時鐘頻率越高，CPU執行速度就更快，總結起來就是越快越省電

戰用的空間小，發揮同樣作用，這也是社會發展的反應。小，省地方，省電，。

缺點也是有的，發熱不好解決。這些都會解決的。總之社會再發展，一切都超前走的。這也是我的個人分析，僅供參考。

文盲理論，世界首創，引領科技進步。申請置頂！

核心秘密只有一個一一“電子集膚效應”。晶片製程變小，帶來的變化是內部電子元件之前連線線的長度與截面積同步變小。

降低製程，目的是減少相同數量電子元件之間的的連線電阻，使功耗下降、提高執行速度。這個時候，“集膚效應”出場發揮了作用。

其中，電線長度與電阻是正比例關係，長度方向的電阻，又叫軸向電阻。製程小10倍，軸向電阻小10倍；電線截面積一點也不願意與電阻成正比例關係，這個截面積電阻，又叫徑向電阻。製程小10倍，徑向電阻僅增加不到2倍。合起來算帳，賺了減少5倍功耗的便宜。製程小，電壓還可以降低一些，又白撿了減少功耗的便宜。好處挺多的哈。

那麼，真正的問題來了，何為“集膚效應”？原理是什麼？

電路中，任何導體都會產生熱效應，又都存在熱阻。於是，導體中心理論溫度，總是比表面大一丟丟。導致中心電阻也比表面大一丟丟。這個中心電阻迫使電子嚮導體表面移動，這個過程稱為“電子集膚效應”。敲黑板！導體執行電流產生的中心電阻，稱為徑向電阻。徑向電阻，在導體直徑接近原子直徑時消失。常見導體原子直徑通常在0．5nm左右。

綜上，減少製程的目的，本質上是利用軸向電阻與徑向電阻不同步現象，賺取降低執行電阻、能耗的便宜。