與非門中不用的輸入端最好是接高電平，，即透過限流電阻連線到高電平上。

與非門的真值表如下圖：

其中 Z 是輸出端，X 和 Y 是輸入端。

觀察真值表可知若有一輸入為低電平，輸出為高電平，假設 X 為有用輸入，Y 為不用的輸入端，那麼此時若 Y 為低電平，輸出不受 X 影響即恆定為高電平，故 Y 應該為高電平。

同時進一步觀察，可發現 Y 為高電平的結果與 X = Y 的結果一致，故如果此時輸入端驅動能力強，即可以將無用的輸入端接到另一個輸入端上。

此外，對於TTL結構的與非門，輸入端為高電平時可以懸空但不能使用大電阻；對於CMOS結構的與非門，不能懸空輸入端代替高電平，因此對於與非門不用的輸入端最好接高電平。

擴充套件資料

閘電路中，MOS電路輸入引腳不能懸空，TTL電路需要慎重選擇大電阻原因如下：

MOS電路是電壓型的器件，CMOS電路的輸入端對電壓敏感，任何懸空的引腳上的電壓將受外界的影響而變成不定態。不用時必須接地或接VCC。TTL電路中是BJT，其正常工作要有一定的電流偏置。輸入電流太小則不能提供BJT狀態翻轉的必要工作條件。

CMOS輸入若懸空，工作中可能會積聚電荷，使得輸入管腳電壓升高。當改電壓升高到一定值（約vcc/2)時，上下管會同時導通，大電流從VCC直接灌入GND，導致器件的損壞，所以很多CMOS器件的輸入管腳內都配置成弱上拉/弱下拉。

COMS電路輸入端是場效電晶體，他的輸入阻抗相當大，如果輸入開路機會感應很高的電壓將管子擊穿。TTL電路內部是普通的PN接面做的，他的輸入阻抗較小，如串大電阻輸入訊號就不夠