AD9851採用直接數字合成(DDS)技術，以數字控制振盪器(DCO)的形式產生頻率/相位可變的正弦波，經過內部10位的高速數/ 模轉換輸出模擬訊號。片內高速比較器可以將模擬正弦波訊號轉變為穩定的TTL/CMOS相容的方波輸出。

AD9851高速DD5核心可接收32位的頻率控制字輸入，在180MHz的系統時鐘下可輸出的頻率解析度為180MHz/(2的32次方)。

AD9851內部提供一個6倍頻的REFCLK倍頻器，可以透過外接一個較低頻率的基準時鐘產生180MHz的內部時鐘，具有較好的無雜散動態範圍和相位噪聲特性。晶片內部提供了5位可程式設計相位調製精度，可使得輸出波形的相位偏移小於11。25度;AD9851內部華提供了一個高速比較器，內部D/A轉換器輸出的正弦波可以透過它轉換為方波輸出。

AD9851頻率控制字、相位調節字以及可以採用並行或序列方式非同步載入到晶片內部。並行載入模式有連續5個8位位元組構成，其中第一個8位位元組包括5位相位調節字、1位6*REFCLK倍頻器控制、1位電源休眠使能和一位載入模式;其餘4個位元組表示32位的頻率控制字。

序列載入模式由40位的資料流構成。

DDS電路可以看成是一個由系統時鐘和N位頻率控制字決定的數字分頻器，相位累加器相當於模值可變的計數器。由頻率控制字決定該計數器的模值，在下一個時鐘脈衝開始相位累加器以新的相位增量進行累加。

設定的相位增量越大，累加器迴圈一週就越快，從而輸出的頻率就越高。

ad9851可以選擇序列模式，在口線富裕的概況下也可以用並行模式，都可以達到其效果，但是對於頻率較高的波形有些不乾淨，需要後期處理才可。