首先說一下結論：cpu工藝，如果從量產的工藝來看，5nm已經接近極限了。但是從各國實驗室來看，更改材料之後，能實現電晶體1nm的工藝。

我們經常探討的cpu多少nm，專業角度來說，指的是CMOS的溝道長度。現階段能夠量產的最先進的製程是臺積電的7nm工藝，當然臺積電的5nm製程的手機處理器已經能夠穩定生產，只是暫時沒有釋出。

從臺積電放出來的最新訊息，不考慮臺積電製程“放水”前提，目前臺積電已經實現3nm製程下的一定良品率，正在突破2nm。對於3nm、2nm這些更先進的製程工藝，技術挑戰還是次要的，最關鍵的是成本，因為隨著半導體工藝的演進，不但臺積電、三星這些代工廠需要投入動輒數百億美元的資金用於研發、建廠，晶片設計公司也必須跟著燒錢，一方面是晶片設計難度的急劇增加，另一方面也要幫助代工廠均攤成本。7nm工藝晶片的研發需要至少3億美元的投資，5nm工藝上平均要5.42億美元，3nm、2nm工藝還沒資料，但起步10億美元是沒跑了，至少2nm工藝不會低於這個數。所以，cpu製程工藝實際上是一個商業行為，能否達到理論極限，需要的是綜合成本考慮，不單單是技術方面。

從理論上考慮，1nm的製程工藝，應該是矽基材料的極限，如果往下發展，最大可能就是進行材料更替，在實驗室中，2017年IBM成功使用碳奈米管制造出了1nm電晶體。二維層狀材料等可以將電晶體變得更快、更迷你；同時，相變記憶體（PRAM）、旋轉力矩轉移隨機存取記憶體（STT-RAM）等會直接和處理器封裝在一起，縮小體積，加快資料傳遞速度；此外還有3D堆疊封裝技術。至於未來，cpu工藝的極限，很可能會低於1nm，當然那時候計算機的形態很可能發生根本性變化。

還早著呢。現在才7奈米，5奈米還沒到呢。

矽原子直徑0.117奈米，理論極限應該是0.2奈米左右，這才是物理極限。