K10也就是通常俗稱的K8L，是AMD現有K8架構產品的繼任者(沒有K9)，在架構上有所進步。

首先，K10將引入共享三級快取，同時每個核心擁有自己的一級快取和二級快取。如果處理器請求的資料存在於一級快取中，則直接載入；如果在任何一個二級快取中，則直接或者透過交叉開關載入一級快取，並將二級快取中的原資料標記為無效，這也是AMD的獨特設計。

K10的整合記憶體控制器(IMC)將有一些新特性，其將可以透過64-bit通道訪問記憶體，使用ECC錯誤校驗的話則是72-bit，這樣可以令讀取和寫入資料同步進行，提高多核CPU在無序訪問中的效率。

而在CPU的超頻效能方面，K10將採用分離式能耗設計IMC也可以根據各個處理器核心獨立自定頻率和電壓，這將令到玩家在超頻時可以忽略記憶體的頻率。而在多核心CPU的通訊設計方面，K10依然採用內部的交叉開關，全部在處理器之內完成，效率更高。

擴充套件資料

AMD 於2001年10月推出了K8架構。儘管K8和K7採用了一樣數目的浮點排程程式視窗(scheduling window )，但是整數單元從K7的18個擴充到了24個，此外，AMD 將K7中的分支預測單元做了改進。

global history counter buffer(用於記錄CPU 在某段時間內對資料的訪問，稱之為全歷史計數緩衝器)比起Athlon來足足大了4倍，並在分支測錯前流水線中可以容納更多指令數，AMD 在整數排程程式上的改進讓K8的管線深度比Athlon多出2級。

增加兩級線管深度的目的在於提升K8的核心頻率。在K8中，AMD 增加了後備式轉換緩衝，這是為了應對Opteron在伺服器應用中的超大記憶體需求。