FPGA是現場可程式設計邏輯閘陣列的簡稱，是電子設計的一個里程碑。CPLD是複雜可變成邏輯器件的簡稱。儘管FPGA和CPLD都是可程式設計ASIC器件,有很多共同特點,但由於CPLD和FPGA結構上的差異,具有各自的特點:

1）、CPLD更適合完成各種演算法和組合邏輯,FP GA更適合於完成時序邏輯。換句話說,FPGA更適合於觸發器豐富的結構,而CPLD更適合於觸發器有限而乘積項豐富的結構。

2）、CPLD的連續式佈線結構決定了它的時序延遲是均勻的和可預測的,而FPGA的分段式佈線結構決定了其延遲的不可預測性。

3）、在程式設計上FPGA比CPLD具有更大的靈活性。CPLD透過修改具有固定內連電路的邏輯功能來程式設計,FPGA主要透過改變內部連線的佈線來程式設計;FP GA可在邏輯閘下程式設計,而CPLD是在邏輯塊下程式設計。

4）、FPGA的整合度比CPLD高,具有更復雜的佈線結構和邏輯實現。

5）、CPLD比FPGA使用起來更方便。CPLD的程式設計採用E2PROM或FASTFLASH技術,無需外部儲存器晶片,使用簡單。而FPGA的程式設計資訊需存放在外部儲存器上,使用方法複雜。

6）、CPLD的速度比FPGA快,並且具有較大的時間可預測性。這是由於FPGA是門級程式設計,並且CLB之間採用分散式互聯,而CPLD是邏輯塊級程式設計,並且其邏輯塊之間的互聯是集總式的。

7）、在程式設計方式上,CPLD主要是基於EEPROM或FLASH儲存器程式設計,程式設計次數可達1萬次,優點是系統斷電時程式設計資訊也不丟失。CPLD又可分為在程式設計器上程式設計和在系統程式設計兩類。FPGA大部分是基於SRAM程式設計,程式設計資訊在系統斷電時丟失,每次上電時,需從器件外部將程式設計資料重新寫入SRAM中。其優點是可以程式設計任意次,可在工作中快速程式設計,從而實現板級和系統級的動態配置。

8）、CPLD保密性好,FPGA保密性差。

9）、一般情況下,CPLD的功耗要比FPGA大,且整合度越高越明顯。