隨著多媒體技術的快速發展，靜止影象的應用越來越廣泛。它的應用主要集中在影象的儲存和影象的傳輸兩方面，從具體應用中我們可以發現靜止影象佔用了越來越多的資源。在這樣的背景條件下，靜止影象的壓縮成為了一個研究的熱點。
目前靜止影象的壓縮演算法以JPEG（Joint Photographic Experts Group）[1] 和JPEG2000[2]為主。本論文課題以普通數碼相機為應用物件，採用JPEG標準，完成了JPEG演算法的晶片設計。論文首先闡述了JPEG壓縮演算法的基本理論，JPEG是基於離散餘弦變換的演算法體系，主要由影象資料格式、離散餘弦變換、重排、量化、熵編碼組成；其次用軟體的方法驗證了這套理論的可行性，實驗結果表明JPEG的壓縮率是滿足數碼相機壓縮的要求的；然後完成了JPEG演算法的ASIC（Application Specific Integrated Circuit)晶片設計，包括整體結構設計、各模組的設計、整體電路的設計和在模擬模擬上述結果的前提下完成版圖設計；最後進行了總結並提出了晶片的一些改進意見和以後的工作方向。
本論文課題的晶片設計工作是在工作站上，利用verilog硬體描述語言和多種EDA（Electronic Design Automatic）軟體完成的。按照正向設計的流程，最終得出了晶片整體電路的網表和版圖。本晶片總門數相當於八萬門左右的標準單元，模擬時鐘頻率為70MHz，壓縮率為12:1
這是我從別人那複製過來的
隨著多媒體技術的快速發展，靜止影象的應用越來越廣泛。它的應用主要集中在影象的儲存和影象的傳輸兩方面，從具體應用中我們可以發現靜止影象佔用了越來越多的資源。在這樣的背景條件下，靜止影象的壓縮成為了一個研究的熱點。
目前靜止影象的壓縮演算法以JPEG（Joint Photographic Experts Group）[1] 和JPEG2000[2]為主。本論文課題以普通數碼相機為應用物件，採用JPEG標準，完成了JPEG演算法的晶片設計。論文首先闡述了JPEG壓縮演算法的基本理論，JPEG是基於離散餘弦變換的演算法體系，主要由影象資料格式、離散餘弦變換、重排、量化、熵編碼組成；其次用軟體的方法驗證了這套理論的可行性，實驗結果表明JPEG的壓縮率是滿足數碼相機壓縮的要求的；然後完成了JPEG演算法的ASIC（Application Specific Integrated Circuit)晶片設計，包括整體結構設計、各模組的設計、整體電路的設計和在模擬模擬上述結果的前提下完成版圖設計；最後進行了總結並提出了晶片的一些改進意見和以後的工作方向。
本論文課題的晶片設計工作是在工作站上，利用verilog硬體描述語言和多種EDA（Electronic Design Automatic）軟體完成的。按照正向設計的流程，最終得出了晶片整體電路的網表和版圖。本晶片總門數相當於八萬門左右的標準單元，模擬時鐘頻率為70MHz，壓縮率為12:1
這是我從別人那複製過來的