經常看到不少人在論壇裡發問，FPGA是不是用C語言開發的?國外有些公司專注於開發解決編譯器這方面問題，目的讓其能夠達到用C語言替代VHDL語言的目的，也開發出了一些支援用c語言對FPGA進行程式設計的開發工具。但在使用多的FPGA程式語言還是verilog和VHDL語言，一般不使用C語言進行程式設計。
FPGA可以用VHDL語言和VERILOG語言進行程式設計開發，目前歐洲前者用的多，而，美國，日本則更多的使用後者，而且後者和C語言比較的接近，如果你對C比較熟悉的話，可以選擇使用VerilogHDL語言，基本語法和C非常相似，而且也非常靈活，VHDL語言則相對來說比較嚴謹。
其實兩種語言的差別並不大，他們的描述能力也是類似的。掌握其中一種語言以後，可以透過短期的學習，較快的學會另一種語言。 選擇何種語言主要還是看周圍人群的使用習慣，這樣可以方便日後的學習交流。當然，如果您是專用積體電路(ASIC)設計人員，則必須首先掌握verilog，因為在IC設計領域，90%以上的公司都是採用verilog進行IC設計。對於PLD/FPGA設計者而言，兩種語言可以自由選擇。
設計人員透過計算機對HDL語言進行邏輯模擬和邏輯綜合，方便高效地設計數位電路及其產品。
相對而言，歐洲方面多用VHDL，特點是邏輯嚴謹、慎密。而verilog則是美國用的較多，特點是語法上更靈活一些。兩者在語法構成方面都差別不大，一般都是通用的。VHDL編寫的程式可能看上去會臃腫一些但是對於後續的除錯和修改會更方便一些。
FPGA用什麼程式語言呢?verilog和VHDL，這裡給初學者的建議是：從VHDL入手，進階兼顧Verlilog，相互對比著學習，更有利於程式的理解和編寫。
經常看到不少人在論壇裡發問，FPGA是不是用C語言開發的?國外有些公司專注於開發解決編譯器這方面問題，目的讓其能夠達到用C語言替代VHDL語言的目的，也開發出了一些支援用c語言對FPGA進行程式設計的開發工具。但在使用多的FPGA程式語言還是verilog和VHDL語言，一般不使用C語言進行程式設計。
FPGA可以用VHDL語言和VERILOG語言進行程式設計開發，目前歐洲前者用的多，而，美國，日本則更多的使用後者，而且後者和C語言比較的接近，如果你對C比較熟悉的話，可以選擇使用VerilogHDL語言，基本語法和C非常相似，而且也非常靈活，VHDL語言則相對來說比較嚴謹。
其實兩種語言的差別並不大，他們的描述能力也是類似的。掌握其中一種語言以後，可以透過短期的學習，較快的學會另一種語言。 選擇何種語言主要還是看周圍人群的使用習慣，這樣可以方便日後的學習交流。當然，如果您是專用積體電路(ASIC)設計人員，則必須首先掌握verilog，因為在IC設計領域，90%以上的公司都是採用verilog進行IC設計。對於PLD/FPGA設計者而言，兩種語言可以自由選擇。
設計人員透過計算機對HDL語言進行邏輯模擬和邏輯綜合，方便高效地設計數位電路及其產品。
相對而言，歐洲方面多用VHDL，特點是邏輯嚴謹、慎密。而verilog則是美國用的較多，特點是語法上更靈活一些。兩者在語法構成方面都差別不大，一般都是通用的。VHDL編寫的程式可能看上去會臃腫一些但是對於後續的除錯和修改會更方便一些。
FPGA用什麼程式語言呢?verilog和VHDL，這裡給初學者的建議是：從VHDL入手，進階兼顧Verlilog，相互對比著學習，更有利於程式的理解和編寫。