工程師不需要一個一個電晶體的去設計晶片。很多現成的電路，比如數模轉換電路、微積分電路、傅立葉變換電路等等都是前人設計好了的，後人只需要前一代晶片基礎上進行架構的優化和精度提升就行了。

如果這樣，修樓房混凝土是一粒一粒沙子加進去，磚是一個分子一個分子做出來的，鋼筋也是Fe分子一個一個熔出來的，唉這樣看來修個樓房不要1千年也要1百年了

很多人回答不到重點，重點是處理器的設計怎麼可能是一個工程師完成呢？一個專案幾百個工程師去做很正常，都是模組化的，每人負責其中的一部分，最後組合起來就完成。其實做軟體也是一樣，寵大的Windows系統就是微軟N多的工程師一起做出來的

以前有個工作是做smt基板切割，產量要求是20萬個一個人一臺機器一個班。剛進去的時候想著這也太難了吧，這得幹到什麼時候，進去之後幾個小時就幹完了，再幹就超了，感覺自己好無知。就和你現在一樣。

你因為製作電晶體跟吃飯一樣，一口一口吃？製作電晶體的時候肯定幾萬口幾萬口吃，而且電晶體又小，針孔製造器成百上千萬的製造器一同製造。55億，簡簡單單～

有現成的模板+輔助設計軟體=高效率設計。

晶片設計不太難，難的是怎麼造出來。

矽晶圓刻好，切割，測試，封裝……

這些都是高精度生產。晶片越複雜，要求精度越高。

模組化設計方法。

設計房子，蓋房子，生產磚頭水泥鋼筋。建築設計師並不是一粒沙子一勺水泥一根鋼筋自己造房子。

比如有個2000萬電晶體弄好的部件，這次要用到，就直接拿過來用了。

那個部件也是由很多更小的部件組成。

最初的小規模積體電路也就幾十個電晶體。

設計大規模超大規模晶片有輔助設計軟體，逐次迭代滾動發展，電晶體數越來越多。

現在手機SoC晶片的電晶體數量動輒百億個，“愚公移山”拼體力一秒畫一個，根本不可能。現在的高階晶片設計，已經和體力活說拜拜，設計流程分工極細，設計過程自動化程度極高，這樣才能避免晶片上市，“黃花菜”都涼了的尷尬。

下面以數字晶片為例，為大家簡單捋一捋晶片設計的過程。

SoC晶片設計流程可以分為前端和後端，前端負責邏輯設計、輸出門級網表（netlist），後端進行物理設計，輸出版圖（layout），然後將版圖傳給晶片廠製造（tapeout）。

順帶說一句為什麼傳版圖給晶片廠叫tapeout。在早期，晶片設計公司都是用磁帶（tape）儲存晶片版圖檔案，需要製造時將磁帶送到晶片廠，所以叫“tapeout”。這個詞一直沿用到現在，即使現在傳送版圖檔案的方式多樣化了。

說白了，這是晶片文化的反映，和計算機的“bug”叫法一樣，最早就是電子管大型機時代，工程師清掃追尋電子管亮光而被烤死的飛蟲，排除飛蟲導致的電路故障。後來，“bug"不再指真實世界中的蟲子，而是指軟體漏洞。

說回晶片設計流程。

前面說的晶片前端設計，又可細分為行為級、RTL級、門級，行為級描述電路功能，RTL級描述電路結構，門級描述門這一級電路的結構。

晶片後端設計是將前端設計產生的門級網表通過EDA工具進行佈局佈線，以及物理驗證，最終產生供晶片廠製造使用的版圖檔案。

上述過程理解比較費力，可以用熟悉的雜誌出版打個簡單的比方：

前端設計相當於編輯根據選題計劃，挑選投稿，編輯處理，並確定哪些稿件排在重要位置（封面文章），哪些稿件僅是填補版面的醬油角色。後端設計的任務，則是將選好的稿件，排成版面，做成版面圖檔案，交給印刷廠付印。

簡單說，晶片前端設計相當於編輯選稿、處理稿件，後端設計相當於版面編輯排版。

晶片設計之所以要分前端和後端，主要是因為晶片特別是高階SoC晶片結構太複雜了。實際上，專業分工是否精細是衡量一個行業複雜度的兩大重要指標之一，另一個指標就是自動化程度是否高。

晶片設計就是一個高度自動化的行業，從前端到後端，都離不開EDA軟體（Electronic Design Automation，即電子設計自動化）。晶片設計公司在DEA軟體平臺上完成晶片的前後端設計，不需要手工畫電路圖。

EDA主要由美國的Cadence和Synopsys公司提供，兩家公司都能提供前端和後端設計軟體。目前國內的晶片設計公司包括華為海思、中興、展訊等企業，都離不開Cadence和Synopsys公司的EDA軟體平臺。為什麼非得用Cadence和Synopsys的？因為這兩家公司在行業發展幾十年，EDA軟體功能完備、生態完整，好用。

那麼，如何用EDA軟體設計晶片呢？

第一步，用Verilog編寫電路，這個過程是看不到電路圖的，就是一堆描述性語言，以程式碼形式呈現。

第三步，跑完模擬後，將原始碼轉換成標準單元電路（Standard Cell）。

第五步，再將標準單元電路填入圖形，按設計需求連線，形成版圖圖形。

第六步，完成版圖後，還不能馬上交付晶片廠生產，誰知道那些單元的連線沒連好，造成噪音干擾，導致功耗升高、效能降低。為了消滅潛在bug，需要分別進行設計規則驗證、和佈局與原理圖驗證。

第七步，兩大驗證通過後，就可以把版圖製成GDSII電子檔案，交給晶片廠流片（小批量試製）。

第八步，流片後對晶片檢測，如果晶片功能正常，符合設計要求，OK，讓晶片廠大規模生產。

可以看出，晶片整個設計過程共有7個大步驟，全程都通過EDA軟體在電腦上完成，不存在工程師手工一個一個畫電路圖的情形，甚至在前端設計的部分階段，設計者根本不用考慮電晶體長什麼樣、有多大，在後端，設計者也不會去數該晶片含有多少電晶體，而由軟體自動統計。

正是有了EDA軟體的幫助，即使晶片內部有多達百億級的電晶體，設計起來也輕輕鬆鬆，這就是高科技的力量和魅力。

模組化，搭積木，前人已經把積木塊做出來。現在工程師就是拿著這些積木搭成他想要樣子，一些特殊情況下，可能要優化，把積木再拆開來，改變它的形狀，適應現在的需求。如果實在沒有再自己設計一塊新的積木。

因為我們有EDA（Electronic design automation， 電子設計自動化）工具呀……

對於類比電路、大部分數模混合電路和少數全定製數位電路，確實是一個管子一個管子搭起來的。但是這種電路要麼管子數量很少，要麼有很多模組可以大量複用（比如SRAM……），所以工程量可以接受。