學習FPGA應該注意以下問題？

FPGA的基礎就是數位電路和VHDL。想要學好FPGA，首先建議有一本數位電路的書，多看、多想、多瞭解有助於形成硬體設計的思想。在語言方面，初學的話，建議還是Verilog語言。它比較容易上手，VHDL雖然語法規範，但是除錯起來很慢。

熟悉幾個常用工具就行。開發環境Quartus II或ISE均可，原理相通，學會一個，另一個就容易多了。功能模擬建議Modelsim。

熟悉固定模組的寫法，不要想當然的用軟體的思想去寫硬體。學習FPGA，首先要對電路設計熟悉，明白電路工作過程：電路是並行實行的。

要多練習，多模擬。signaltap II是很好的工具，可以看到每個訊號的真實值。初學一定要多動手，光看書是不行的。一定要多看文件，耐心看，反覆看，每次看都會有新認識、新發現。

FPGA工程師最後一般都專攻演算法了，這些基礎知識都是順手學的，如果沒有做好搞理論的準備，否則只能始終停留在初級階段。對於初學者，數字訊號處理是基礎，應該好好理解，根據以後的從事方向，向更深方面學習。

做事也需要一種思想，一種方式，一種方法論，指導一個人按照什麼樣的方式完成一件事。

而做這件事的指導思想，就是今天這裡主要探討的內容。我們不鼓勵，投機取巧一味地追尋方法，而不重視實際操作。但是，如果在正確的方法論指導下，進行實踐操作，往往會達到事半功倍的效果。

fpga是一種工具，因此也需要一個正確的開啟其使用說明書的方式。這種指導思想就是你探索fpga旅途的一個指路燈。就像一種信仰，一種執念，有了它，你知道就算路途再艱難，再險阻，你都會越過山丘。

首先介紹一下硬體描述語言verilog/vhdl的使用設計思想

首先，我們從字面意義上理解，硬體描述語言。如果將這六個字劃一個重點，我想大家都會選擇描述這兩個字作為所選物件。描述，就是表達，就是講一個硬體電路，用這種語言表達，展示出來，就像一幅畫，你可以看到，你將它展示出來，讓它顯現在人們的眼前。

不同於一些軟體設計的高階語言，軟體語言是一個流程，講述的是一個數據從誕生到傳輸再到最後去了哪裡這個流程的故事。

而硬體描述語言，講述的是這根導線訊號跟另一個導線訊號怎麼連線，在啥時候連線的故事。就像是畫一副電路圖，在AD畫圖軟體中，我們是手動連線講各個電路引腳連線起來，而在verilog設計軟體中，我們透過verilog/vhdl程式碼形式講電路引腳連線起來。而這裡的怎麼連線，啥時候連線有一個指導說明書（時序圖），時序圖就是指導我們在編寫程式碼時，怎麼將各個電路引腳訊號連線，啥時候連線的說明書。