在電路設計中，工程師往往忽略印刷電路板(PCB)的佈局。通常情況下，電路的原理圖是正確的，但不工作，或可能降低效能。下面將向題主展示如何正確地佈局運算放大器電路PCB，以確保功能、效能和穩定性。

最近設計了一個使用OPA 191運放的模組，增益為2V/V，阻抗負載為10k，電源電壓為+/-15V。這是設計原理圖

我設計的PCB一般保持短的走線和元件緊密，以儘量減少pcb的使用空間。看上面電路有多難？只是幾個電阻和幾個電容器，對吧？下面是採用程式自動佈局的嘗試。紅色是在頂層的線路，藍色是在底層的。

我意識到PCB佈局並不像我想象的那樣直觀。程式沒有錯，緊密度和連線長度都是可以接受的，然而，佈局還可以改進，以降低PCB寄生阻抗和最佳化效能。

所做的第一個改進是將R1和R2移到倒置引腳(PIN 2)旁邊。這將有助於降低OPA 191引腳輸入的雜散電容。運算放大器的引腳是一個高阻抗的節點，因此是“敏感的”。長軌跡可以充當天線，允許高頻噪聲耦合到訊號鏈中，交叉佈線連入引腳會引起穩定性問題。

電阻R3旋轉180度，從而使去耦電容器c1更接近於正電源(P7)。儘可能地將去耦電容器放置在電源引腳附近,永遠記住這點，這是非常重要的。如果在去耦電容和電源引腳之間有長的導線，這會在電源引腳上增加電感，從而降低電容的去耦能力。

另一個改進是關於第二個去耦電容器C2。通孔連線-VCC和C2不應放在電容器和電源引腳之間；電流在進入裝置之前，必須透過電容器的位置。

在將元件移動到新位置之後，仍然有待改進。導線儘可能寬，以減少電感。另一種方法是在頂層和底層部署地線覆銅區域。這將操作為整個電路建立一個低阻抗的電流路徑。

在佈局PCB時，可以參考這些佈局經驗：

連線到元件的導線儘可能短。

儘可能地將去耦電容放置在電源引腳附近。

如果使用多個去耦電容器，則將最小的去耦電容器放置在離電源最近的地方。

不要在去耦電容器和電源引腳之間放置通孔。

留下儘可能寬的導線。

不要用90度的角度一次性改變導線走向

部署一個寬闊的地線覆銅區域

不要為了留出絲印標籤隨便擺放元件

從寄生，散熱，不阻地線路徑為主題佈局，還要考慮其它熱源折射元件影響，特別干擾，自激，降噪處理隔離都要考慮上去！（應儘量避免平衡線引起自激，有條件者應立體走向。）