上升沿、下降沿、低電平和高電平是數字電路里經常用到的術語，理解起來並不難，下面講解一下。

在數位電路中，把電壓的高和低，用邏輯電平來表示。而邏輯電平只有高電平和低電平兩種狀態。不用器件所遵循的高低電平的定義也是不一樣的。如TTL電路中，把大於3.0V的電壓規定為邏輯高電平，用數字1表示；把小於0.5伏的電壓規定為邏輯低電平，用數字0表示。

CMOS電路中，電源比TTL要高，約為12V，CMOS的高電平接近12V，低電平接近0V，並且噪聲容限比較高。

上升沿和下降沿，強調的“沿”。所謂上升沿，就是由低電平向高電平轉變的過程，這個過程的時間非常短，時間越短這個邊沿就越陡，時間越長這個邊沿就越緩。所謂下降沿，就是由高電平向低電平轉變的過程，這個過程的時間非常短，時間越短這個邊沿就越陡，時間越長這個邊沿就越緩。上升沿和下降沿的表示圖如下所示：

上升沿和下降沿在使用可程式設計器件時經常遇到，器件的時序圖也會經常提到上升沿和下降沿，因為很多晶片的資料寫入和讀出都是在時鐘訊號的邊沿發生的。

上升沿、下降沿、低電平、高電平是數電電路世界裡常用的名稱

在數位電路的世界裡只有“1”和“0”，“1”我們可以理解為高，“0”我們可以理解為低，“1”轉換為“0”的過程可以理解為下降，“0”轉換為“1”的過程可以理解為上升

在數位電路中，透過控制電晶體的開和關來實現“1”和“0”的狀態。比如在3V電壓的數位電路中，一般低於0.5V的電壓認為為低電平，高於2.5V的電壓認為是高電平。我們在設計邏輯介面電路時需要注意電平的可靠性，千萬不要產生臨界值，以免資料通訊出錯。

高、低電平的轉換可以透過控制三極體通斷來實現，如下圖電路，DR輸入為高電平時，三極體Q5導通，OUT為低電平；DR輸入為低電平時，三極體Q5截止，OUT為高電平。

在數字邏輯電路中，我們把電平的變化過程稱為沿，由低電平轉變高電平的時候就會產上升沿，由高電平轉變低電平的時候就會產下降沿。比如，原來電路輸出訊號是“0”，現在把輸出訊號改變為“1”，就會產生一個上升沿了；同理，原來電路輸出訊號是“1”，現在把輸出訊號改變為“0”，就會產生一個下降沿了。

在資料通訊介面中，往往是在上升沿或者下降沿的時候開始。所以，學會捕捉上升沿和下降沿訊號是非常重要的。比如在IIC通訊中，主機需要先把時鐘訊號拉低，發起開始訊號。