背景技術：
在印製電路板的設計領域中，印製電路板中的鏈路阻抗值設計尤為重要，該鏈路阻抗值能夠影響印製電路板中訊號的輸出，如電路板中的某條鏈路阻抗值與其他鏈路阻抗值不一致時，會導致印製電路板輸出的訊號發生波動。
在鏈路阻抗值的設計過程中，影響鏈路阻抗值有鏈路的寬度、鏈路的厚度、印製電路板的厚度以及印製電路板的介電常數等，透過上述引數可以計算出鏈路阻抗值。其中鏈路的寬度、鏈路的厚度以及印製電路板的厚度都是預先設計好的，而印製電路板的介電常數是由測試方法測試得到的，如透過諧振腔法、平板電容法、二流體槽法以及x-band法等測試方法測得單張芯板的印製電路板的介電常數。
但是，上述測試方法只針對於單張芯板的印製電路板。除單張芯板的印製電路板之外，還有多層芯板的印製電路板，其中多層芯板的印製電路板是由若干個單張芯板再高溫之下組合而成的，且多層芯板的印製電路板的介電常數是將每個單張芯板的介電常數結合得到的。在高溫狀態下生成的多層芯板的印製電路板的介電常數會隨溫度而發生變化，導致上述方法測得的多層芯板的印製電路板的介電常數與實際值存在誤差。
技術實現要素：
有鑑於此，本申請實施例提供了一種介電常數的測試方法，以實現對介電常數的準確測試。另外，本申請還提供了一種介電常數的測試裝置，以實現上述方法在實際中的應用與實現。
為實現上述目的，本申請實施例提供如下技術方案：第一方面，本申請提供了一種介電常數測試方法，包括：
獲取待測試電路板中待測試鏈路對應的散射引數；
獲取所述待測試鏈路的橫截面尺寸以及所述待測試電路板的橫截面尺寸；
根據所述散射引數、所述待測試鏈路的橫截面尺寸以及所述待測試電路板的橫截面尺寸，得到介電常數與頻點的對映關係；
根據所述介電常數與頻點的對映關係，確定頻寬範圍；
根據所述介電常數與頻點的對映關係以及所述頻寬範圍，得到所述頻寬範圍內任一頻點對應的介電常數。
第二方面，本申請提供了一種介電常數測試裝置，包括：
引數獲取模組，用於獲取待測試電路板中待測試鏈路對應的散射引數；
尺寸獲取模組，用於獲取所述待測試鏈路的橫截面尺寸以及所述待測試電路板的橫截面尺寸；
對映關係獲取模組，用於根據所述散射引數、所述待測試鏈路的橫截面尺寸以及所述待測試電路板的橫截面尺寸，得到介電常數與頻點的對映關係；
頻寬確定模組，用於根據所述介電常數與頻點的對映關係，確定頻寬範圍；
介電常數確定模組，用於根據所述介電常數與頻點的對映關係以及所述頻寬範圍，得到所述頻寬範圍內任一頻點對應的介電常數。
由上述技術方案可知，本申請提供了一種介電常數的測試方法，該方法是對成品的待測試電路板進行測試的。測試步驟包括：獲取待測試電路板中各個待測試鏈路的散射引數、待測試鏈路的橫截面尺寸以及待測試電路板的橫截面尺寸；根據上述的待測試鏈路的散射引數、待測試鏈路的橫截面尺寸以及待測試電路板的橫截面尺寸，得到介電常數與頻點的對映關係；根據該對映關係，確定出頻寬範圍；根據頻寬範圍以及介電常數與頻點的對映關係，確定出任一頻點對應的介電常數。以該方法測試得到的介電常數是對成品的待測試電路板進行測試的，避免了在待測試電路生產過程中測試而引起的因高溫產生的介電常數誤差。
附圖說明
為了更清楚地說明本申請實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。
圖1示出了本申請提供的介電常數的測試方法的流程圖；
圖2示出了本申請提供的eda曲線擬合工具中曲線生成介面的示意圖；
圖3示出了本申請提供的介電常數的測試裝置的結構框圖。
具體實施方式
下面將結合本申請實施例中的附圖，對本申請實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例。基於本申請中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本申請保護的範圍。
在本申請中，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者裝置不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者裝置所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，並不排除在包括所述要素的過程、方法、物品或者裝置中還存在另外的相同要素。
印製電路板具有成本低、最佳化效能良好等優點，是業內人士較為常用的電路板之一。為了保證印製電路板的輸出訊號不被幹擾，需要保證印製電路板中各個鏈路阻抗值一致。
而鏈路阻抗值由鏈路的寬度、鏈路的厚度、印製電路板的厚度以及印製電路板的介電常數來決定。其中，鏈路的寬度、鏈路的厚度以及印製電路板的厚度都是預先設計好的固定值，因此只需測量該印製電路板的介電常數即可。
背景技術：
在印製電路板的設計領域中，印製電路板中的鏈路阻抗值設計尤為重要，該鏈路阻抗值能夠影響印製電路板中訊號的輸出，如電路板中的某條鏈路阻抗值與其他鏈路阻抗值不一致時，會導致印製電路板輸出的訊號發生波動。
在鏈路阻抗值的設計過程中，影響鏈路阻抗值有鏈路的寬度、鏈路的厚度、印製電路板的厚度以及印製電路板的介電常數等，透過上述引數可以計算出鏈路阻抗值。其中鏈路的寬度、鏈路的厚度以及印製電路板的厚度都是預先設計好的，而印製電路板的介電常數是由測試方法測試得到的，如透過諧振腔法、平板電容法、二流體槽法以及x-band法等測試方法測得單張芯板的印製電路板的介電常數。
但是，上述測試方法只針對於單張芯板的印製電路板。除單張芯板的印製電路板之外，還有多層芯板的印製電路板，其中多層芯板的印製電路板是由若干個單張芯板再高溫之下組合而成的，且多層芯板的印製電路板的介電常數是將每個單張芯板的介電常數結合得到的。在高溫狀態下生成的多層芯板的印製電路板的介電常數會隨溫度而發生變化，導致上述方法測得的多層芯板的印製電路板的介電常數與實際值存在誤差。
技術實現要素：
有鑑於此，本申請實施例提供了一種介電常數的測試方法，以實現對介電常數的準確測試。另外，本申請還提供了一種介電常數的測試裝置，以實現上述方法在實際中的應用與實現。
為實現上述目的，本申請實施例提供如下技術方案：第一方面，本申請提供了一種介電常數測試方法，包括：
獲取待測試電路板中待測試鏈路對應的散射引數；
獲取所述待測試鏈路的橫截面尺寸以及所述待測試電路板的橫截面尺寸；
根據所述散射引數、所述待測試鏈路的橫截面尺寸以及所述待測試電路板的橫截面尺寸，得到介電常數與頻點的對映關係；
根據所述介電常數與頻點的對映關係，確定頻寬範圍；
根據所述介電常數與頻點的對映關係以及所述頻寬範圍，得到所述頻寬範圍內任一頻點對應的介電常數。
第二方面，本申請提供了一種介電常數測試裝置，包括：
引數獲取模組，用於獲取待測試電路板中待測試鏈路對應的散射引數；
尺寸獲取模組，用於獲取所述待測試鏈路的橫截面尺寸以及所述待測試電路板的橫截面尺寸；
對映關係獲取模組，用於根據所述散射引數、所述待測試鏈路的橫截面尺寸以及所述待測試電路板的橫截面尺寸，得到介電常數與頻點的對映關係；
頻寬確定模組，用於根據所述介電常數與頻點的對映關係，確定頻寬範圍；
介電常數確定模組，用於根據所述介電常數與頻點的對映關係以及所述頻寬範圍，得到所述頻寬範圍內任一頻點對應的介電常數。
由上述技術方案可知，本申請提供了一種介電常數的測試方法，該方法是對成品的待測試電路板進行測試的。測試步驟包括：獲取待測試電路板中各個待測試鏈路的散射引數、待測試鏈路的橫截面尺寸以及待測試電路板的橫截面尺寸；根據上述的待測試鏈路的散射引數、待測試鏈路的橫截面尺寸以及待測試電路板的橫截面尺寸，得到介電常數與頻點的對映關係；根據該對映關係，確定出頻寬範圍；根據頻寬範圍以及介電常數與頻點的對映關係，確定出任一頻點對應的介電常數。以該方法測試得到的介電常數是對成品的待測試電路板進行測試的，避免了在待測試電路生產過程中測試而引起的因高溫產生的介電常數誤差。
附圖說明
為了更清楚地說明本申請實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本申請的實施例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據提供的附圖獲得其他的附圖。
圖1示出了本申請提供的介電常數的測試方法的流程圖；
圖2示出了本申請提供的eda曲線擬合工具中曲線生成介面的示意圖；
圖3示出了本申請提供的介電常數的測試裝置的結構框圖。
具體實施方式
下面將結合本申請實施例中的附圖，對本申請實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本申請一部分實施例，而不是全部的實施例。基於本申請中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬於本申請保護的範圍。
在本申請中，術語“包括”、“包含”或者其任何其他變體意在涵蓋非排他性的包含，從而使得包括一系列要素的過程、方法、物品或者裝置不僅包括那些要素，而且還包括沒有明確列出的其他要素，或者是還包括為這種過程、方法、物品或者裝置所固有的要素。在沒有更多限制的情況下，由語句“包括一個……”限定的要素，並不排除在包括所述要素的過程、方法、物品或者裝置中還存在另外的相同要素。
印製電路板具有成本低、最佳化效能良好等優點，是業內人士較為常用的電路板之一。為了保證印製電路板的輸出訊號不被幹擾，需要保證印製電路板中各個鏈路阻抗值一致。
而鏈路阻抗值由鏈路的寬度、鏈路的厚度、印製電路板的厚度以及印製電路板的介電常數來決定。其中，鏈路的寬度、鏈路的厚度以及印製電路板的厚度都是預先設計好的固定值，因此只需測量該印製電路板的介電常數即可。