從技術特點上看，晶圓級封裝主要分為扇入型（Fan-in）和扇出型（Fan-out）兩種。傳統的WLP封裝多采Fan-in型態，應用於引腳數量較少的IC。但伴隨IC訊號輸出引腳數目增加，對焊球間距（Ball Pitch）的要求趨於嚴格，加上印刷電路板（PCB）構裝對於IC封裝後尺寸以及訊號輸出引腳位置的調整需求，扇出型封裝方式應運而生。扇出型封裝採取拉線出來的方式，可以讓多種不同裸晶，做成像WLP工藝一般埋進去，等於減一層封裝，假設放置多顆裸晶，等於省了多層封裝，從而降低了封裝尺寸和成本。各家廠商的扇出型封裝技術各有差異，在本文以臺積電的整合扇出型晶圓級封裝（integrated fan out WLP，以下簡稱InFO）進行詳細介紹。
臺灣工研院產科國際所預估，未來5G高頻通訊晶片封裝可望朝向AiP技術和扇出型封裝技術發展。法人預期臺積電、日月光和力成等可望切入相關封裝領域。
展望未來5G時代無線通訊規格，工研院產業科技國際策略發展所產業分析師楊啟鑫表示，可能分為頻率低於1GHz、主要應用在物聯網領域的5G IoT；以及4G演變而來的Sub-6GHz頻段，還有5G高頻毫米波頻段。
觀察5G晶片封裝技術，楊啟鑫預期，5G IoT和5GSub-6GHz的封裝方式，大致會維持3G和4G時代結構模組，也就是分為天線、射頻前端、收發器和資料機等四個主要的系統級封裝（SiP）和模組。
至於更高頻段的5G毫米波，需要將天線、射頻前端和收發器整合成單一系統級封裝。
AiP將成主流
在天線部分，楊啟鑫指出，因為頻段越高頻、天線越小，預期5G時代天線將以AiP（Antenna in Package）技術與其他零件共同整合到單一封裝內。
所謂AiP，就是片上天線，其實本身的原理並不十分複雜，和傳統的微帶天線相比，主要區別是把介質基板換成了晶片上面的封裝。AiP最近兩年其實發展比較快，這和毫米波的發展是離不開的。
簡單來理解，AiP將天線整合到晶片中，其優點在於可以簡化系統設計，有利於小型化、低成本。但是瞭解電磁場理論的朋友都知道，諧振型天線的輻射效率與其電尺寸密切相關，天線最大增益更是受到物理口徑的嚴格限制。傳統的民用通訊頻率多工作在10GHz以下。以民用最廣的2.4GHz為例(Wifi,藍芽等)，其空氣中半波長約為6cm。為使天線達到可以實用的效率，需要大大增加原有晶片封裝的長寬高。這樣對小型化和低成本都很難有貢獻，反而是更大的副作用。
隨著無線通訊的發展，10GHz以下頻譜消耗殆盡，民用通訊終於在近幾年轉移向資源更廣闊的毫米波段。 顧名思義，毫米波段波長在1-10mm這個量級。片上天線的尺寸可以小於一般的晶片封裝。這就為AiP的實用帶來了新的機遇。
以60GHz為例，片上天線單元僅為1-2mm（考慮到封裝具有一定的介電常數），因此晶片封裝不但可以放得下一個單元，而是可以放得下小型的收發陣列。去年Google推出的黑科技Project Soli 就是這樣的一個片上系統（如下圖，四個方片狀的金屬片就是AiP）。 該晶片及套件今年即將上市。
另外，現在火熱的77GHz車載雷達，也有供應商提供了AiP的片上系統，並即將量產。當然，這樣的雷達功能也相對較弱，但是在低成本、小型化方面卻取得了優勢。
Fan-out已經火熱
除了用載板進行多晶片系統級封裝外，楊啟鑫表示，扇出型封裝（Fan-out）因可整合多晶片、且效能比以載板基礎的系統級封裝要佳，備受市場期待。我們來看一下Fan-Out的發展。
在2009-2010年期間，扇出型晶圓級封裝（Fan-Out Wafer Level Packaging, FOWLP）開始商業化量產，初期主要由英特爾移動（Intel Mobile）推動。但是，扇出型晶圓級封裝被限制於一個狹窄的應用範圍：手機基帶晶片的單晶片封裝，並於2011年達到市場極限。2012年，大型無線/移動Fabless廠商開始進行技術評估和匯入，並逐步實現批次生產。
2013-2014年，扇出型晶圓級封裝面臨來自其它封裝技術的激烈競爭，如晶圓級晶片尺寸封裝（WLCSP）。英特爾移動放棄了該項技術，2014年主要製造商也降低了封裝價格，由此市場進入低增長率的過渡階段。
2016年，TSMC在扇出型晶圓級封裝領域開發了整合扇出型（Integrated Fan-Out, InFO）封裝技術用於蘋果iPhone 7系列手機的A10應用處理器。蘋果和TSMC強強聯手，將發展多年的扇出型封裝技術帶入了量產，其示範作用不可小覷，扇出型封裝行業的“春天”終於到來！
扇出型封裝技術的發展歷史
從技術特點上看，晶圓級封裝主要分為扇入型（Fan-in）和扇出型（Fan-out）兩種。傳統的WLP封裝多采Fan-in型態，應用於引腳數量較少的IC。但伴隨IC訊號輸出引腳數目增加，對焊球間距（Ball Pitch）的要求趨於嚴格，加上印刷電路板（PCB）構裝對於IC封裝後尺寸以及訊號輸出引腳位置的調整需求，扇出型封裝方式應運而生。扇出型封裝採取拉線出來的方式，可以讓多種不同裸晶，做成像WLP工藝一般埋進去，等於減一層封裝，假設放置多顆裸晶，等於省了多層封裝，從而降低了封裝尺寸和成本。各家廠商的扇出型封裝技術各有差異，在本文以臺積電的整合扇出型晶圓級封裝（integrated fan out WLP，以下簡稱InFO）進行詳細介紹。
臺積電在2014年宣傳InFO技術進入量產準備時，稱重佈線層（RDL）間距（pitch）更小（如10微米），且封裝體厚度更薄。
InFO給予了多個晶片整合封裝的空間，比如：8mm x 8mm平臺可用於射頻和無線晶片的封裝，15mm x 15mm可用於應用處理器和基帶晶片封裝，而更大尺寸如25mm x 25mm用於圖形處理器和網路等應用的晶片封裝。
相比倒裝晶片球柵格陣列（FC-BGA）封裝，InFO優勢非常明顯。對於無源器件如電感、電容等，InFO技術在塑封成型時襯底損耗更低，電氣效能更優秀，外形尺寸更小，帶來的好處則是熱效能更佳，在相同的功率分配下工作溫度更低，或者說相同的溫度分佈時InFO的電路執行速度更快。
在InFO技術中，銅互連形成在鋁PAD上，應用於扇出型區域以製造出高效能的無源器件如電感和電容。與直接封裝在襯底的片式（on-chip）電感器相比，厚銅線路的寄生電阻更小，襯底與塑封料間的電容更小，襯底損耗更少。以3.3nH的電感為例，65nm的CMOS採用on-chip封裝方式其品質因子Q為12，而InFO封裝則可達到高峰值42。電感與塑封料越接近，損耗因子越小，Q值越高。當然，如果電感直接與塑封料接觸，效能最佳。
從廠商來看，法人預估臺積電和中國大陸江蘇長電科技積極佈局，此外日月光和力成也深耕面板級扇出型封裝，未來有機會匯入5G射頻前端晶片整合封裝。
資策會產業情報研究所（MIC）日前表示，5G是明年通訊產業亮點之一，估5G智慧手機最快明年初亮相，2021年起顯著成長。