上拉電阻就是將電位拉高，電阻一頭接在+5v引腳，另一頭接在元器件輸入端，其原理是元器件效能不穩定，在輸入端必須提高點平，方能保證元器件正常工作。

下拉電阻就是將電位拉低，電阻一頭接地，另一頭接輸出端引腳，其原理也是元器件效能不穩定，在輸出端拉低電平，過濾干擾波，確保元器件正常工作。

2000年，我在遼寧瀋陽學習維修遊戲機電腦板，曾遇到過這樣一種故障現象，大型遊戲機電腦板“街霸”開機後不久，背景出現破圖，隨著機子執行延長，破圖越來越嚴重。我用拉載筆接地檔（用電阻自制檢測工具）劃電腦板整合塊各引腳，當觸及背景隨機儲存器RAM輸出端時，螢幕上花點減弱或消失，據此，我選擇合適的電阻連線在輸出端引腳與地之間，形成下拉電阻電路，使這塊“街霸”電腦板在不更換整合塊的前提下，正常執行工作，即節約了成本，又提高了檢修效率。

根據這起“街霸”花板故障檢修例項可以判斷出，背景隨機儲存器RAM工作時間長了，溫度隨之升高，效能出現不穩定，訊號經輸出端引腳輸出時與電平不匹配，受干擾波影響，下拉電阻正好拉低了電平，慮除了干擾波，保證了“街霸”電腦板正常工作。

原標題:下拉電阻和上拉電阻的工作原理及必要性？

在電子開關電路或數位電路中，通常以高電平代表“1"，這個高電平電壓可以是5V，也可以是3.3V，或是其它電壓值。低電平代表"0”，低電為0Ⅴ或接近0V。用"1"和“0”表示開關的兩個狀態，方便邏輯運算，這不是問題的主題，就不細說了。下面以電晶體開關電路為例說明下拉和上拉電阻的作用，見下圖。

電晶體工作在開關狀態時，必須保證電晶體導通時要可靠飽和導通，截止時可靠截止，這樣可以提高抗干擾能力，不至於因一般干擾破壞邏輯狀態。

1，下拉電阻的作用。下拉指的是電阻一端接地(0V)。圖中k1可以是普通開關，也可以是其它電器控制的光耦輸出C、E開關，也可以是其它電器控制的繼電器常開接點。這裡R2就是下拉電阻，在k1斷開的時候，如果沒有R2，V1基極等於懸空，由於V1的放大倍數很高，這時一旦Ⅴ1基極有較強電壓雜波干擾，就會使V1的工作狀態不確定，有可能瞬間進入放大區，破壞了本應截止的狀態，造成邏輯關係錯誤。有了R2以後，可將V1基極b透過R2接地，從而確保Ⅴ1基極b電位為0V，使V1可靠截上，電壓干擾雜波也無法破壞可靠截止的“0"狀態。

2，上拉電阻的作用。上拉指的是電阻一端接V㏄(5V)。圖中R1、R3、R5都是上拉電阻。以R3為例，它是V1的集電極電阻，確保V1集電極有正確的電壓輸出電平Uce1。k1接通時V1飽和導通，Uce1≈0V，Vbe2≈0V，V2截止，LED不亮，輸出高電平Uo=5V。k1斷開時，V1截止，5V經R3加到V2基極上，R3選擇合適引數，使V2飽和導通，LED亮，輸出低電平Uo≈0V。由此可見，上拉電阻R3是V1集電極負載電阻，在V1導通時確保Uce1≈0V，使V2截止;在V1截止時，為V2基極提供電流，使V2飽和導通。這就是上拉電阻的作用與原理。

現在的微控制器或其它積體電路，不管多麼複雜，其上拉下拉電阻的作用和原理都相似。對於電子電路DlY而言，自己設計電路時，靈話運用上下拉電阻非常重要。

2018.04.01 12:15 釋出於北京。

電路中加上拉電阻或下拉電阻的目的是確定某個狀態電路中的高電平或低電平。下面舉幾個例子進行講解：

增加上拉電阻的目的是使當按鍵斷開時，KeyIn1處於高電平狀態，若無上拉，懸空，狀態無法確定。斷開為1，閉合為0，數字邏輯關係明確。

當比較器反相輸入端電壓>同相輸入端電壓時，比較器輸出低電平（地），沒問題；

當比較器反相輸入端電壓<同相輸入端電壓時，若無上拉電阻，比較器是不會輸出高電平的，而是相當於懸空狀態的導線，只有增加上拉電阻才會輸出高電平。

三極體和MOS管當開關使用時，控制端加上拉或下拉電阻的目的是當沒有輸入訊號時，使控制極處於穩定電平狀態，確保三極體或MOS管截止。

還有處理器IO口、光耦輸出、某些反相器等增加上拉或下拉電阻的目的也是一樣的，為了確定電平狀態。

下拉電阻和上拉電阻的工作原理及必要性是什麼？

在電路中常說的拉阻指的就是上拉電阻和下拉電阻，上下拉電阻就是將不確定的訊號透過一個電阻嵌位在高電平（1）或低電平（0），同時都有限流作用。高電平（1）並不是說高電平就是1V，可以是3.3V或5V或其它電壓，低電平（0）並不是說電平就是0V，可以是接近0v或0V的電壓。高電平、低電平只是代表兩種狀態。

上拉電阻是從電源到負載之間的電阻，下拉電阻是從地到負載之間的電流。前者可以用於解決匯流排驅動能力不足提供電流，後者可用於吸收電流。

上下拉電阻的作用

1、提高電壓準位。例如TTL電路驅動COMS電路，若TTL電路輸出高電平低於COSM電路最低高電平值，此時就需要在TTL電路的輸出端接上拉電阻。2、加大輸出引腳驅動力。3、N/A PIN防靜電防干擾。4、電阻匹配，抑制反射波干擾。5、提高輸入訊號的噪音容限。6、預設空間狀態/預設。簡單的來說上下拉電阻就是增大電流，加強電路的驅動能力。

加入上拉和下拉電阻可以有效的確定電平訊號

我們把連線到VCC（電源正極）的拉電阻稱為上位電阻，把連線到GND（電源負極）的拉電阻稱為下位電阻。

沒有加入上拉電阻或者下拉電阻，輸入埠會產生不確定性的訊號。

圖A電路沒有加入上拉電阻，輕觸開關沒有按下時，輸入埠A是一個未知狀態的訊號，圖B電路加入了上拉電阻，輕觸開關沒有按下時，輸入埠B也可以確定為高電平。

圖C電路沒有加入下拉電阻，輕觸開關沒有按下時，輸入埠C是一個未知狀態的訊號，圖D電路加入了下拉電阻，輕觸開關沒有按下時，輸入埠D也可以確定為低電平。

由此可知，在輸入埠加入上拉或者下拉電阻是非常有必要的。

圖A的NPN三極體輸電路沒有加入上拉電阻，輸出埠A沒有訊號輸出能力。

圖B的NPN三極體輸電路加入上拉電阻，當驅動訊號DR為高電平時，三極體導通，輸出埠B為低電平，驅動訊號DR為低電平時，三極體截止，輸出埠B為高電平。

圖C的PNP三極體輸電路沒有加入下拉電阻，輸出埠C沒有訊號輸出能力。

圖D的PNP三極體輸電路加入下拉電阻，當驅動訊號DR為低電平時，三極體導通，輸出埠D為高電平，驅動訊號DR為高電平時，三極體截止，輸出埠D為低電平。