5奈米晶片功耗的增加主要來源於“漏電”這一不可控現象。他表示，構成晶片的基本單元——電晶體可被視為一個控制電流的電子開關。它可以把功耗分成兩部分，即靜態功耗和動態功耗。動態功耗是指在開關過程中產生的功耗，而靜態功耗是指開關在關閉時，洩漏電流產生的功耗。如今5nm手機晶片出現功耗過高的問題，主要是洩漏電流導致的靜態功耗增加。

在上幾期吧，我似乎也說過為什麼像驍龍888為主的5奈米晶片功耗大，就是因為和其效能分不開的，也就是說，效能越強，功耗肯定是大，這時像這些做處理器的廠商就是思考“如何稍微控制一下，也就是功耗大可以理解，但是盡力將其控制在一個有限的範圍中，才是關鍵”，因此看待高通驍龍888這些5奈米的處理器，我們要用辯證的態度去觀望，否則你將會永遠停留在吐槽之中！一定要注意！

當然，最近從科技網站的一則訊息可以看出，主要來自於蘋果的晶片“滑稽大家都知道，肯定是所謂A系列的”，具體是這樣的臺積電為主要蘋果晶片的未來供應商，曝光在今年下半年的樣子會有3奈米晶片風險生產，同時為了讓3奈米的晶片能儘快產出“臺積電會引用更先進的晶片”，另外從蘋果的訂單上可以看出，臺積電會在2022年把3奈米的晶片工藝“一個月產能是5.5萬塊”，所以可以看出2021年是5奈米晶片的主戰場，但是2022年就是3奈米工藝的晶片戰場，毫無疑問3奈米晶片要比5奈米晶片效能提升很多，不過我更好奇的是3奈米晶片的功耗究竟能否有所控制，如果控制得好，正如標題所說“未來可以不再走5奈米晶片的窘境，真正做到救主的態勢”，那麼你是否期待5奈米晶片呢？

看完了這則訊息！雖然蘋果的3奈米工藝晶片，但是我個人感覺既然2022年蘋果都有這個打算出3奈米晶片了，那麼作為跟風和同質化的“鼻祖”中國產諸多品牌，看來又要有事做了，大家猜想什麼中國產品牌會第一個用3奈米晶片！

注：教主不稱讚任何品牌，這樣很容易被質疑為“水軍”或是“收錢了吧”，還會有很多讀者說“小編XXXX”等不和諧的因素，但是我所說的完全是站在廣大使用者利益的角度來評判一臺產品，讓大家理智選機器（做到少入坑，不入坑等等），希望大家喜歡，天行健，君子以自強不息一直是我的座右銘，所以我和很多人的立場是不同的

功耗是晶片製造工藝演進時備受關注的指標之一。比起7nm工藝節點，5nm工藝可以使產品效能提高15%，電晶體密度最多提高1.8倍。三星獵戶座1080、華為麒麟9000、驍龍888和蘋果的A14晶片都採取了5nm工藝製程。然而，5nm手機晶片功耗過高的問題卻於近期被媒體頻頻報道。這也不禁令人產生質疑：先進製程是否只是噱頭？晶片廠商是否還有必要花費高價和大量時間，在晶片先進製程方面持續進行研發和投入？

先進製程只是噱頭？

資料顯示，28nm工藝的設計成本為0.629億美元。隨著製程工藝的推進，晶片的設計成本迅速上升。7nm工藝節點的成本暴增至3.49億美元，5nm工藝所需成本更是高達4.76億美元。另有資料顯示，臺積電每片5nm晶圓的代工費用約為17000美元，這一數字幾乎是7nm晶片所需費用的兩倍。因為成本的壓力，許多晶圓代工廠無法參與到先進製程工藝的賽道。目前，具備先進製程晶片生產能力的代工廠，僅有臺積電、三星和英特爾三家。然而，高昂的付出卻仍然無法解決功耗問題，先進製程工藝是否只是噱頭？

“手機晶片的製程數值越小，意味著晶片電晶體尺寸進一步微縮，晶片中元器件的排列也更加密集。這使得單位面積內，晶片可整合的電晶體數目增多。此次手機晶片製程由7nm提升至5nm，使得晶片上整合的電晶體數目得到顯著提升。以華為麒麟9000晶片為例，和上一代採用7nm工藝製程的麒麟990（5G版）相比，華為麒麟9000的電晶體數目足足多了50億，總數目提高至153億。電晶體數目越多，晶片相應的運算和儲存能力也就越強，這使得晶片在程式執行載入速度、資料處理效能等方面都獲得了較為顯著的提升。除此之外，5nm手機SoC晶片更強調5G能力，5G基帶晶片的整合使其在通訊效能方面獲得了明顯提升。”復旦大學微電子學院教授周鵬向記者說道。

隨著摩爾定律的發展，半導體產業本身就是一部關於創新的著作，裡面凝聚了許多迭代創新的技術，當然也包括了試錯的過程。周鵬認為，5nm技術節點是目前先進半導體技術的集大成者。現階段，5nm技術才剛推出第一代工藝，它所面對的問題主要源於工藝的不穩定性。在每一代工藝節點的研發中，新產品都會面臨類似的問題，這種問題的解決還需要更多研發時間的投入和技術上的改進迭代。

Gartner研究副Quattroporte盛凌海也指出，任何新的工藝都需要有一個磨合期。隨著技術的更新迭代，出現的問題將得到解決。手機晶片剛剛開啟5nm時代，推出5nm手機晶片的廠商成為第一批“吃螃蟹的人”。然而，沒有吃到“螃蟹黃”，並不意味著“螃蟹肉”就不夠鮮美。隨著時間的推移和技術的演進，5nm晶片會體現更多優勢，讓諸多手機廠商吃到“螃蟹黃”。

為何會出現功耗問題？

為何採用先進工藝製造的晶片產品容易出現功耗問題？周鵬介紹，目前的晶片產品越來越追求高效能，功耗的增加主要來源於“漏電”這一不可控現象。他表示，構成晶片的基本單元——電晶體可被視為一個控制電流的電子開關。它可以把功耗分成兩部分，即靜態功耗和動態功耗。動態功耗是指在開關過程中產生的功耗，而靜態功耗是指開關在關閉時，洩漏電流產生的功耗。如今5nm手機晶片出現功耗過高的問題，主要是洩漏電流導致的靜態功耗增加。

為提高晶片的效能，就需要把電子開關對電流通斷的控制能力提高，以加快開關的速度。這意味著，開關要在更小尺寸的情況下透過更大的電流。開關的尺寸越小，對製備工藝的要求就越高，這使得開關在關閉狀態下，會有更多洩露電流。這部分產生的功耗是不可控的，是否產生功耗將直接由工藝的穩定性決定。要想使產品的效能提升，就需要更小的晶片製程，而晶片製程越小，就會為製造工藝帶來更大的挑戰。由於難以保障工藝的穩定性，漏電現象會愈發明顯，功耗也會變大。

也有聲音稱，此次5nm晶片出現功耗問題，意味著FinFET工藝結構將不再適用於5nm晶片製程。用於3nm工藝節點的GAA工藝結構，有望提前被用在5nm晶片中。

自英特爾於2011年首次推出基於FinFET結構的22nm工藝以來，FinFET工藝結構已經在先進積體電路晶片中應用了十年。周鵬介紹，FinFET結構的提出是為了克服平面MOSFET結構下，由於源極和漏極越來越近、氧化物越來越薄所導致的漏電問題。它的優勢主要體現在兩個方面。一方面是可以使電晶體在更小的平面結構尺寸下，緩解漏電的問題；另一方面則是將電晶體的結構形態從二維層次突破到三維空間，提高了晶片的空間利用率。提出該結構的最終目的，是為了在單位面積內塞入更多的電晶體。

然而，隨著技術節點的進一步推進，FinFET結構也面臨越來越大的困難與挑戰。該結構的製備工藝十分複雜，會給工藝的穩定性方面帶來一定困擾，使漏電問題無法得到有效保障。相比於三面圍柵的FinFET結構，GAA技術採用的四面環柵結構，可以更好地抑制漏電流的形成和驅動電流的增大，更有利於實現效能和功耗之間的平衡。

但是，周鵬也指出：“工藝的不穩定問題對GAA結構來說也同樣存在，GAA和FinFET結構要解決的都是漏電問題。實現GAA工藝的難度並不比FinFET小，它的發展也需要一個技術改進的過程。GAA結構是在先進製程領域被普遍看好的工藝結構。但就目前5nm技術節點來說，不採用FinFET而採用GAA，仍是一個值得商榷的問題，畢竟GAA工藝也需要遵循一定的發展規律。”

摩爾定律將持續演進

晶片的製程越來越小，需要攻克的技術難點就越來越多，成本會變得越來越高昂，但這並不意味著摩爾定律將失效。晶片的製造工藝仍將不斷向更高製程演進。

對此，周鵬認為，晶片製程將跟隨摩爾定律的腳步不斷髮展。儘管在發展的過程中，會面臨更多技術、成本帶來的問題，但是人們對晶片效能的追求已經超過了經濟成本的範疇。“在晶片發展的早期，人們面對的是一個經濟問題。這是因為積體電路晶片在發展初期，是一種需要儘快普及和應用的商業化產品，成本是其大規模應用和推廣時要面對的主要問題。每隔一段時間，單位面積的電晶體數量倍增，帶來的直接效應就是成本顯著降低。這推動了晶片的廣泛使用。尺寸微縮帶來的效能提升和功耗降低，也是為降低生產成本服務的。隨著晶片滲透至人類生活的方方面面，它已經不是可有可無的商品，而是一個必需品。人們對晶片的依賴程度越來越高，所以對晶片效能的要求已慢慢超過了對經濟成本的要求。人們願意花更多的錢去體驗更好的效能。隨著技術天花板的到來，人們對效能的追求超過了經濟成本的範疇。”周鵬說道。

同時，周鵬認為，隨著晶片製程發展至5nm節點以下，電晶體溝道長度將進一步縮短，電晶體中電荷的量子遂穿效應將更容易實現。這些不受控制的隧穿電荷，將導致電晶體產生較大的漏電流，進而使得晶片的功耗問題變得更加嚴重。

當然，這些也不是無法攻克的難題。在未來的技術發展中，為了能夠更好地控制晶片功耗，具有更強溝道電流控制能力的GAA結構，將受到更多重視。事實上，早在三年前，三星便表示將在3nm製程中引入GAA技術，並計劃於2022年正式量產。臺積電也於去年宣稱，其在2nm製程研發中有重大突破，將選擇切入GAA技術。這些都能說明GAA技術在5nm節點之後的更小的製程中，會受到業界的普遍認可和青睞。

“但值得注意的是，在半導體領域當中，任何一種技術的迭代更新都需要經歷多年的試錯和改進。GAA結構雖然在5nm以下製程中具有較為明顯的優勢，但它是否能實現預期的高效能和低功耗，還要看其製程中面臨的技術難題能否被一一攻克。”周鵬說道。

晶片還將向更先進製程發展。只要將足夠的時間留給新技術去更新迭代，很多問題都會迎刃而解。