編碼麼？晶片前端設計工程師本職工作是用Verilog實現演算法或者控制，而演算法很多時候是使用C++寫的，建議題主掌握C++的一些東西。C和Python可以作為平時的輔助性的程式語言，掌握起來也比較容易。

數字前端以設計架構為起點，以生成可以佈局佈線的網表為終點；是用設計的電路實現想法；主要包括：基本的RTL程式設計和模擬，前端設計還可以包括IC系統設計、驗證、綜合、STA、邏輯等值驗證 。其中IC系統設計最難掌握，它需要多年的IC設計經驗和熟悉那個應用領域，就像軟體行業的系統架構設計一樣，而RTL程式設計和軟體程式設計相當。

做為晶片前端，其實最核心的是verilog 與systemC，如果要額外掌握，掌握Python。

Python的好處在於能快速驗證想法，以及人工智慧方面的資源。

一個人要往科技的前沿去看，前端寫RTL，估計也就還有5-10年的前途，以後會被人工智慧代替。

有寫python的想法，就是因為你有創新的需求。把這種創新堅持下去，比糾結學什麼語言重要多了。